Арифметические и логические основы вычислительной техники

МО                                                                                                                                               РБ

Полоцкий Государственный  университет

 

 

 

 

 Кафедра  КИТ РЭС

 

 

 

Курсовая работа

 

 

по предмету:

"Арифметические и логические основы

вычислительной  техники"

 

 

 

 

Разработал:                                                                   Шлапков А.С.  гр.10-ВС 

Проверил:                                                                     Голубев А.П.

 

 

 

 

 

 

 

Новополоцк 2012

Оглавление   Введение 2 1. Описание алгоритма реализации заданной операции  3 2. Блок-схема устройства  4 3.  Составление логических уравнений работы блоков 5 3.1. Составление комбинационной схемы сумматора 5 3.2. Составление комбинационной схемы блока перевода 8 3.3. Составление комбинационной схемы компаратора 9 3.4. Составление комбинационной схемы параллельного регистра 11 3.5. Составление комбинационной схемы пар. мультиплексора 15 3.6. Составление комбинационной схемы счетчика 16 4.Анализ работы устройства  17 5.Временная диаграмма 18 Список использованной литературы 19 Приложение А (Основная схема)  20
					1010230
Изм.	Лист	N докум.	Подпись	Дата
Проект.					Разработка логической схемы устройства реализующего арифметическую операцию F=Amax *- Amin	Лит.			Лист	Листов
Консульт.									1	20
Выполнила		Шлапков А.С.				ПГУ 10ВС
Проверил		Голубев А.П.

 

 Введение

Современный этап развития научно-технического прогресса характеризуется  широким применением электроники  и микроэлектроники во всех сферах жизни и деятельности человека. Важную роль при этом сыграло появление и быстрое совершенствование интегральных микросхем - основной элементной базы современной электроники. Цифровые интегральные микросхемы применяются в вычислительных машинах и комплексах, в электронных устройствах автоматики, цифровых измерительных приборах, аппаратуре связи и передачи данных, медицинской и бытовой аппаратуре, в приборах и оборудовании для научных исследований и т.д.

В настоящее время  сведения о цифровых интегральных схемах необходимы не только специалистам по радиоэлектронике, но и радиолюбителям, следовательно, арифметическими и логическими основами вычислительной техники должен обладать каждый студент радиотехнического факультета.

Начальный этап развития вычислительной техники характеризовался проектированием элементов, функциональных узлов, машин и систем в целом. Появление типовых систем элементов, типовых серий микросхем сделало проектирование логических структур нижним иерархическим уровнем разработок. Создание микросхем высокой сложности означало переход на новую ступень. От проектировщиков потребовалось умение использовать стандартные и программируемые микросхемы, хотя и выполненные в виде готового модуля, но сложной внутренней структуры, дающей широкие возможности организации различных способов функционирования.

 

1.Описание алгоритма  реализации заданной операции

 Задача курсового проекта  состоит в разработке схемы  арифметического устройства, позволяющего  из массива отрицательных чисел представленных в дополнительном коде, выполняющую:

F = A_max ^*_- A_min

1. Числа Ai – отрицательные, представленные в дополнительном коде. Количество разрядов Ai – 1 + 5
2. Знак (-) если количество единиц в разрядной сетке Amax > чем количество единиц в сетке Amin
3. Умножение реализовать со сдвигом в совмещенном регистре сумматора – множителем вправо
4. Комбинационную схему реализовать в базисе импликация, лог. 0

 На вход подаются 6-разрядные числа, каждым тактом новое число.

 На основе исходных данных и предъявленных требованиях, составим алгоритм устройства:

1.Установка счетчика  на необходимое число счетов  и установка регистра №1 в  0, а регистра №2 в 1.

2.На вход устройства подаётся  первое число, оно сравнивается  с нулем, содержащимся в регистре  №1 и с единицей, содержащейся в регистре №2, и в соответствии с сигналами, выработанными на выходах компараторов, записывается или нет в соответствующие регистры. Этот процесс продолжается циклически до обнуления счетчика. 

         3.Затем  полученные таким образом максимальный и минимальный элемент массива поступают на блок высчитывания количества единиц, где на компараторе сравниваются и в зависимости от условия выполняется умножение или вычитание.

4.Полученные числа поступают  в мультиплексор, где формируется  результат.

 

2. Блок-схема устройства

Опишем работу устройства следующей схемой (рис.1):

 

 

Рис.1 Блок-схема устройства

 

 

 

 

 

 

 

 

 

 

 

 

3. Составление логических  уравнений работы блоков

3.1 Составление  комбинационной схемы сумматора

 Сумматоры предназначены  для выполнения микрооперации сложения нулей и единиц с учетом переполнения. При сложении выполняется операция арифметического суммирования. Сумматоры мы будет использовать в блоке умножения и блоке вычитания.

Построим сумматор по таблице:

 

А	В	p	S	Pi+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

     

В базисе импликация, лог. 0 одноразрядный  сумматор:

Рис.2.1 Одноразрядный сумматор

 

Проверим данную схему  в пакете Logisim:

Рис. 2.1 Моделирование одноразрядного сумматора

Обозначим ее как:

S_n – сумма

C_n – текущий перенос

P_n – перенос с предыдущего такта

 

 

 

Для того, чтобы выполнить  сложение двух 6-разрядных чисел, соединим эти сумматоры последовательно.

Этот n-битный сумматор построен на одноразрядных сумматорах

Рис.2.2 N-разрядный сумматор

Условное обозначение:

Рис.2.3 Условное обозначение сумматора

Для вычитания нам нужен 6-разрядный сумматор, для умножения 12-разрядный.

 

 

 

 

 

 

 

3.2 Составление комбинационной  схемы блока перевода

Для вычитания нужно  отнимаемое число перевести в прямой код. Схема блока приведена ниже:

Рис.3.1 Схема перевода в прямой код

Обозначим его:

Проверим данную схему  в пакете Logisim:

 

3.3 Составление  комбинационной схемы компаратора

 

  Компараторы выполняют микрооперацию определения между двумя словами. Основными отношениями можно считать “равно”  и “больше”. Остальные отношения могут быть определены через основные.

 Функцию для F_A>B для сравнения двухразрядных слов можно получить исходя из следующих условий. Если в старшем разряде слова А – единица, а слова В – нуль, то независимо от младших разрядов A>B и  F_A>B = 1. Если старшие разряды идентичны, то следует переходить к анализу младших, применив к ним то же условие, что и для старшего разряда.

 Функция F_A>B при сравнении двухразрядных слов отображается картой Карно:

Выделение  в карте контуров приводит к формуле:

 В базисе импликация, лог. 0 уравнение будет выглядеть следующим образом:

F_A>B=

 В нашем базисе компаратор для двух 2-разрядных чисел будет выглядеть:

Рис.4.1 2-разрядный компаратор

Проверим данную схему в пакете Logisim:

Рис.4.2 Моделирование 2-разрядного компаратора

6-разрядный компаратор  будет состоять из трех 2- разрядных:

Рис.4.3 6-разрядный компаратор

 

 

 

 

 

 

 

 

3.4 Составление  комбинационной схемы параллельного регистра

 

Регистры – самые распространённые узлы ЭВМ. Они состоят из разрядных схем, число которых соответствует разрядности обрабатываемых слов. В каждом разряде имеются триггер (иногда и не один) и чаще всего логические элементы.

Регистры выполняют  ряд микроопераций над словами. Нам понадобятся три основных группы микроопераций: приём слова (которое будет храниться в регистре, пока не появится команда на их смену), выдача слова и сдвиг слов в разрядной сетке.

Первые две группы операций могут  выполнять статические регистры, а вот сдвиг кода в разрядной  сетке в нашем случае будут  выполнять универсальные регистры (им, впрочем, подвластны все виды микроопераций  над словами).

Параллельные регистры будут построены  на триггерах типа D. Такой триггер имеет вид:

Рис.5.1 D-триггер

 

Где D – информационный вход триггера, С – разрешение на запись (управляющий сигнал), Q и  – прямой и инверсный выходы. Информация, пришедшая в триггер по входу D параллельная запись информации происходит синхронно, по положительному значению тактового импульса.

 Вывод информации из регистра осуществляется через прямые выходы соответствующих триггеров.

Статический n-разрядный регистр имеет вид:

Рис.5.2 n-разрядный параллельный регистр

 

Универсальные регистры так же будут построены на D-триггерах, однако там каждая ячейка содержит два D-триггера и логические элементы, с помощью  которых регистр будет принимать  либо режим параллельного, либо сдвигающего.

Два D-триггера нужны для того, чтобы при выполнении операции сдвига не происходила потеря промежуточных данных.

В нашем устройстве универсальные  регистры будут использоваться для  записи и сдвига множимого и множителя, и поэтому их обнуление не является обязательным, т.к. при записи очередных исходных данных старая информация затирается автоматически. Таким образом, в триггерах, на основе которых будет построен универсальный регистр, вход сброса R отсутствует.

 Вот условное обозначение универсального регистра, с возможностью сдвига полученного слова влево:

Вход s/p отвечает за режим работы: при s/p=1 регистр работает как статический (прием исходных данных), а при s/p=0 он будет выполнять операцию сдвига влево. Добиваются этого с помощью блока управления: при s/p=1 в триггер подается входное значение, а при s/p=0 в триггер передается значение из предыдущего разряда (самому младшему присваивается ноль).

Сдвиг на один разряд влево или  вправо будет осуществляться синхронно, по положительному значению сигнала  С, но только при условии, что включен режим сдвигающего регистра (s/p=0).

Если требуется  осуществить операцию сдвига вправо, регистр строится аналогично, с той  лишь разницей, что старшие разряды  надо заменить на младшие, а ноль будет  присваиваться самому старшему разряду.

Условное изображение  регистра, осуществляющего сдвиг слова вправо:

 

 

Схема универсального регистра в базисе импликация, лог.0

 

 

 

 

Рис.5.3 Универсальный n-разрядный регистр

 

 

 

 

 

 

 

3.5 Составление комбинационной  схемы параллельного мультиплексора

  Мультиплексоры осуществляет подключение одного из входных сигналов к выходному под управлением управляющего (адресующего) слова. В нашем