Разработка архитектуры специализированного микрокомпьютера

     Продолжение таблицы 1.6 

1	2	3	4	5
I3	0001	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I4	0001	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса
I5	0001	100	RR	Перемещение между  регистрами
I6	0010	000	RS	Команда регистр-память
I7	0010	001	RS	Косвенно-регистровая; в регистре Rj содержится адрес оперативной памяти
I8	0010	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I9	0010	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса
I10	0010	100	RR	Действие между  регистрами
I11	0011	000	RS	Команда регистр-память
I12	0011	001	RS	Косвенно-регистровая; в регистре Rj содержится адрес оперативной памяти
I13	0011	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I14	0011	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса
I15	0011	100	RR	Действие между  регистрами
I16	0100	000	RS	Команда регистр-память
I17	0100	001	RS	Косвенно-регистровая; в регистре Rj содержится адрес оперативной памяти
I18	0100	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I19	0100	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса
I20	0100	100	RR	Действие между  регистрами
I21	0101	000	RS	Команда регистр-память
I22	0101	001	RS	Косвенно-регистровая; в регистре Rj содержится адрес оперативной памяти
I23	0101	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I24	0101	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса
I25	0101	100	RR	Действие между  регистрами
I26	0110	000	RS	Команда регистр-память
I27	0110	001	RS	Косвенно-регистровая; в регистре Rj содержится адрес оперативной памяти

     Продолжение таблицы 1.6 

1	2	3	4	5
I28	0110	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I29	0110	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса
I30	0111	000	RS	Команда регистр-память
I31	0111	001	RS	Косвенно-регистровая; в регистре Rj содержится адрес оперативной памяти
I32	0111	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I33	0111	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса
I34	1000	000	RS	Команда регистр-память
I35	1000	001	RS	Косвенно-регистровая; в регистре Rj содержится адрес оперативной памяти
I36	1000	010	RS	Автоинкрементная; регистр Rj автоматически увеличивается на 1
I37	1000	011	RS	Базово-индексная; Rj – регистр базы, Rx – регистр индекса

 

     1.4 Разработка обобщенной структуры микроЭВМ на основе системы команд 

     Обобщённая  структурная схема может быть представлена как совокупность функциональных блоков, соединенных между собой в соответствии с требованиями интерфейсов.

     В структуре проектируемого спецкомпьютера можно выделить следующие основные блоки:

• блок обработки данных (БОД)
• устройство управления (УУ)
• запоминающее устройство (ЗУ)
• устройства ввода-вывода (УВВ)

     Обобщенная  структура данного компьютера представлена на рис. 1.7.

     УУ  является ядром проектируемого микрокомпьютера. Оно предназначено для формирования микрокоманд посылаемых в БОД, принятия соответствующего решения при анализе признаков поступающих от БОД (организация ветвления), прерывания выполнения текущей программы при возникновении прерывания от УВВ и выполнения микропрограммы обработки информации от УВВ, предназначено для управления ОЗУ и контроллером ПДП. 

     

 

     Рисунок – 1.7 Обобщенная структура специализированного микрокомпьютера 

     БОД предназначен для обработки данных, выдачи результата и признаков, сохранения данных в системе РОН.

     Аппаратные  средства, обслуживающие запросы  на прерывания, называются устройствами управления прерываниями или контроллерами  прерываний.

     Микро-ЭВМ  с микропрограммным управлением  обладает следующей отличительной  особенностью относительно систем с  жесткой логикой - это использование  последовательности взаимосвязанных  микрокоманд для выполнения различных  команд.

     Микрокомандами  называются управляющие сигналы, задающие выполнение всех отдельных элементарных операций, которые должна произвести микро-ЭВМ при инициировании машинной команды.

     УВВ предназначены для связи специализированного микрокомпьютера с внешними устройствами. Устройство вывода преобразует кодовую информацию, поступающую из памяти или других блоков машины, в форму, необходимую для обмена с внешней средой.

     ЗУ  предназначено для хранения пользовательской и служебной информации. ЗУ состоит  из оперативного ЗУ (ОЗУ) и постоянного ЗУ (ПЗУ). Пользовательская информация (данные и макрокоманды) хранится в ОЗУ, служебная (микропрограммы, константы и д. р.) – в ПЗУ.

     Для формирования уточненной структуры  компьютера, выделим регистр команды  как отдельную компоненту структуры. Поместим в регистр последовательно команды I₁, I₂, I₃, I₄ (см. рисунки 1.4.1-1.4.3). 
 

      Рисунок 1.4.1– Уточненная структура  компьютера (I₁)

       

     Рисунок 1.4.2– Уточненная структура компьютера (I₂, I₃)

 

     

     

     Рисунок 1.4.3 – Уточненная структура компьютера (I₄) 

     Непосредственная  обработка данных выполняется в  АЛУ, устройстве, входящем в состав процессора. Арифметико-логическое устройство имеет два входа для операндов  и один выход для результата. Обработка  в АЛУ осуществляется над всеми  битами одновременно.

     В состав ЦП также входит устройство управления выполнением программ. Устройство управления необходимо для реализации следующих функций:

• дешифрация команды, выбираемой из памяти.
• выбор соответствующего цикла шагов.
• управление выполнением каждого шага.
• организация выполнения шагов в требуемой последовательности.
• принятие решений в соответствии с возникновением различных сигналов.

     Для практического применения ЭВМ необходимо предусмотреть способы и средства для организации ее связи с  внешней средой. Все устройства ввода-вывода отличаются существенно меньшим  по сравнению с ЦП быстродействием, поэтому возникает проблема синхронизации  их совместной работы во времени: процессор  должен располагать информацией  относительно того, когда устройство ввода-вывода готово к передаче данных. Обычно устройство ввода-вывода посылает сигнал в ЦП, который в свою очередь, при появлении этого сигнала, прерывает выполнение предусмотренной  программой последовательности команд и инициирует выполнение ЭВМ программы  обслуживания устройств ввода-вывода.

 

      2 ПРОЕКТИРОВАНИЕ ОСНОВНЫХ СТРУКТУРНЫХ КОМПОНЕНТОВ СХЕМЫ МИКРОКОМПЬЮТЕРА 

     2.1 Разработка схемы блока обработки данных 

     Структурная   схема   БОД    состоит  из  следующих  основных блоков:

• процессорного блока К1804ВС2;
• схемы ускоренного переноса  (СУП) К1804ВР1;
• схемы управления состоянием и сдвигами  (СУСС) К1804ВР2;

     Исходя  из задания к курсовому проекту, разрядность слова данных должна быть 28 бит и состоять из МПС 1804ВС2. Эта МПС предназначена для построения операционных блоков цифровых устройств с разрядностью кратной четырём. Следовательно, для получения  28-и битной длины машинного слова необходимо использовать 7 микропроцессорных секций.

     Нумерация выводов БИС К1804ВС2 приведена  на рисунке 2.1. 

     

     Рисунок 2.1 – К1804ВС2 

    С целью повышения скорости выполнения арифметических операций в МПБ применяют  схемы ускоренного переноса (СУП)  на базе К1804ВР1. Так как одна К1804ВР1 позволяет организовать параллельные цепи переноса в блоке обработки  данных разрядностью до 16, то при разрядности  БОД равной 28 будет использовано два К1804ВР1, соединённые в каскад.

    Для ускорения процесса организации  сдвига ветвления и усложнения условия  перехода используют в БОД схему  управления состояниями и сдвигами (СУСС) реализованной на базе К1804ВР2. Для реализации микроопераций сдвига и обработки слова состояния  процессора в БОД будет использована одна К1804ВР2 (см. рисунок 2.2). 

 

    

       

     Рисунок 2.2 – Схема блока обработки данных

 

 

     

     2.2 Проектирование ЗУ  микрокомпьютера 

     Исходя  из задания к курсовому проекту, локальная память разрабатываемой  микроЭВМ должна быть, построена на основе БИС ЗУ К565РУ7 (см. таблицу 2.1, рисунок 2.3). Микросхема представляет собой динамическое оперативное запоминающее устройство емкостью 225 бит (256 кбит).  

     Таблица 2.1 – Выводы К565РУ7

Входы				Выход	Режим работы
RAS	CAS	WR	DI	DO
1	1	X	X	Выс. импеданс	Схема не выбрана
1	0	X	X	Выс. импеданс	Схема не выбрана
0	1	X	X	Выс. импеданс	Регенерация
0	0	0	0 либо 1	Выс. импеданс	Запись
0	0	1	X	0 либо 1	Считывание