Разработка архитектуры специализированного микрокомпьютера

       

Рис. 2.2.1 Обозначение микросхемы К565РУ7.

         Перебор адресов строк автоматически выполняет внутренний счетчик. Преимущества динамических ОЗУ с авторегенерацией очевидны: во-первых, упрощается управление микросхемой, и, во-вторых, уменьшается время занятости для регенерации. Обозначение микросхемы К565РУ7 представлено на (Рис. 2.2.1).

       Для построения блока ПЗУ микрокоманд  используем БИС ПЗУ КР556РТ14. Емкость этой микросхемы 2048 слов по 4 разряда. При реализации ПЗУ микрокоманд будем использовать разрядность, совпадающую с разрядностью микрокоманды, соответственно в ПЗУ можно будет реализовать 2048 микрокоманд. Структурная схема ПЗУ представлена на    (Рис. 2.2.2).

       

       2.3. Разработка устройства управления

     Четырехразрядные  секции К1804ВУ2 используются для построения блоков микропрограммного управления различных цифровых устройств. Основной функцией этих БИС является формирование адреса микрокоманды под воздействием внешних управляющих сигналов. В БИС К1804ВУ2 реализованы два способа адресации микрокоманд: последовательная по счетчику микрокоманд и выборка адреса из одного из внутренних или внешних источников адреса. БИС обеспечивает шесть различных управляющих конструкций в алгоритмах микропрограммного управления: безусловный переход,  условный переход по одному или нескольким направлениям, цикл проверки условия, повторение предыдущего адреса микрокоманды, условный переход к микропрограмме и возврат по условию, безусловный переход к программе и возврат.

       Реализация перечисленных способов  адресации и управляющих конструкций обеспечивается с помощью блока выбора адреса, регистра адреса, счетчика микрокоманд и стека.

      В микросхеме предусматривается четыре источника адреса, каждый из которых может выдать 4-разрядный двоичный адрес: счетчик микрокоманд, регистр адреса, стек и входная шина адреса D. Блок выбора адреса содержит мультиплексор, с помощью которого в зависимости от управляющих сигналов SO и S1 выбирается один из источников адреса (см.табл.2.3.1).

     Таблица 2.3.1.

  Выбранный адрес может быть модифицирован с помощью маски, подаваемой по шине QKO-QR3 . Кроме того, блок выбора адреса имеет вход, который используется для установки на его выходе нулевого значения адреса, обеспечиваемого при подаче на этот вход нулевого сигнала.

     Рассмотрим  подробнее узлы, служащие источниками адреса.

     Счетчик микрокоманд состоит из 4-разрядного регистра, в который при положительном фронте тактовых импульсов заносится значение, имеющееся на выходе блока выбора адреса. Инкрементор может увеличить этот адрес на единицу при С0 = 1. В инкременторе имеется выход переноса C4 . При объединении микросхем схем управления адресом микрокоманды выходная цепь переноса С4 подключается к входной цепи переноса следующей (старшей) секции. Таким образом, при подаче на вход младшей секции логической единицы в начале каждого тактового периода в счетчик микрокоманд заносится значение адреса, увеличенное на единицу по сравнению со значением адреса в предыдущем тактовом периоде. Так формируется адрес микрокоманды, если не нарушается естественный порядок следования адресов, т.е. в отсутствие условных и безусловных переходов. Адрес микрокоманды, записанный в регистре счетчика микрокоманд, передается либо в стек, либо снова в блок выбора адреса.

     При реализации в нашей микроЭВМ требуется использовать БИС К1804ВУ2, следовательно количество используемых БИС будет кратно разрядности микрокоманды.

       Используя микросхемы СУАМ, можно получать различные  структуры блока микропрограммного управления (БМУ). На (Рис. 2.3.2) показана структура БМУ на основе СУАМ К1804ВУ2.

Рис. 2.3.1 Структура БМУ на основе СУАМ К1804ВУ2 

 

     2.4. Разработка системы ввода-вывода данных  

     Система портов строится на основе регистров К1804ИР3.

           Микросхема К1804ИР3 представляет  собой 8-разрядный параллельный двунаправленный регистр и предназначен для использования в качестве параллельного порта данных. Структурная схема К1804ИР3 представлена на рис. 2.4.1. 

 
 
 
 
 
 
 
 
 
 
 
 
 

           Регистр A служит для передачи информации с шины DA0-DA7 на шину DB0-DB7, регистр B передает информацию в обратном направлении. Каждый из регистров имеет свой флаговый триггер FLA, FLB. При передаче информации с шины DA0-DA7 на шину DB0-DB7 выходной буфер B должен быть переведен в состояние «Выключено» подачей на вход EB «Разрешение выходов DB» сигнала низкого уровня. Подачей положительного перепада сигнала RFLA «Установка триггера FLA» осуществляется предварительная очистка флагового триггера FLA.

          При наличии сигнала низкого  уровня на входе EWRA информация с шины DA0-DA7 по положительному фронту тактового сигнала CLKA записывается в регистр A. При этом триггер FLA устанавливается в состояние «1» и на выходе FLA появляется сигнал высокого уровня. При поступлении на вход EA сигнала низкого уровня информация с выходов регистра A через буфер A передается на выходы DB0-DB7.

          При подаче на вход EWRA сигнала высокого уровня регистр A переводится в режим хранения. При передаче информации с шины DB0-DB7 на шину DA0-DA7 выходной буфер A должен быть переведен в состояние «Выключено» подачей на вход EA «Разрешение выходов DA» сигнала высокого уровня.

         Функционирование регистра B, триггера флага FLB и буфера B происходит аналогично функционированию регистра A, триггера флага FLA и буфера A при подаче соответствующих сигналов. Назначение выводов К1804ИР3 приведено в табл. 2.4.1. 

      Таблица 2.4.1. Назначение выводов К1804ИР3.

 

     Так как шина данных 28-разрядная, а порты  ввода-вывода 8-разрядные, то нам необходимо использовать буферные регистры. Ими  служат четыре параллельно подключенных микросхемы К1804ИР3. Когда периферийное устройство выполняет запись  в порт, возникает прерывание. Сигнал прерывания поступает на вход ПА, который выполняет преобразование номера прерывания в адрес микропрограммы обработки данного прерывания. Микропрограмма обработки прерывания в свою очередь выполняет команду чтения информации из порта.

 

3. Проектирование внутреннего

интерфейса  микрокомпьютера. 

     3.1. Проектирование системы адресации 

      Типы  адресации, используемые в проекте:

      Прямая адресация: прямой адрес – это номер ячейки памяти, в которой хранится сам операнд. Прямой адрес представляется в команде m – разрядным полем, где  m=log₂ E, Е – емкость памяти исчисляемая в машинных словах. Команда исполняемой программы попадает в регистр команды процессора, задается полем КОП алгоритм формирования адреса операнда. В данном случае эти сигналы определяют передачу адреса А_n через мультиплексор адреса на адресный вход ОЗУ. Дешифратор ОЗУ активизирует соответствующий банк памяти, переводя его выходы из R_off  в рабочий режим. УА процессора формирует требуемый уровень сигнала R/W, что позволяет прочитать первый операнд в аккумулятор первого операнда. Второй операнд читается аналогично. После чего выполняется их преобразование в АЛУ. Результат операции попадает в приемник, адрес которого определяется конкретной системой команд. 
 
 
 
 
 
 
 
 
 
 
 

    Непосредственная регистровая адресация.

    При этом виде адресации операнд является частью команды, то есть в поле адреса располагается не адрес, а непосредственно  операнд.

    Структура аппаратных средств, используемых для  реализации данного способа, приведена на рис.3.1.2.

      

          
 
 
 
 
 
 
 
 
 

                  

    Рис. 3.1.2. Схема непосредственной адресации.

    Рассмотрим  процесс отработки команды с  данным способом адресации на примере  исполнения одноадресной команды. Пусть, например, требуется выполнить операцию инкрементирования некоторого числового значения, хранимого  в одном из полей команды.

    При отработке УА алгоритма выборки  команды из ОЗУ на первом этапе  выполняется чтение поля КОП и непосредственного операнда по адресам А_i и А_i+1 соответственно. Командное слово помещается в РК процессора, и поле КОП передается на вход управляющего автомата. В соответствии с кодом команды операнд пересылается в аккумулятор, после чего выполняется его преобразование (в данном случае инкрементирование) в арифметико-логическом устройстве. Результат операции пересылается на ШД компьютера и размещается в ОЗУ по месту исходного значения.

    Если  команда предполагает обработку  двух операндов, то второе значение  в структуре, как правило, не указывается, а адресация операнда осуществляется неявно с помощью поля КОП.  Как правило, второй операнд располагается в аккумуляторе, и результат преобразования также помещается в регистр-аккумулятор.

    Автоинкрементная  адресация: после обращения к ячейки памяти содержимое регистра содержащего адрес ячейки памяти увеличивается на единицу. При исполнении команды в данной схеме номер РОН из РК (8) коммутируется на вход адреса РЗУ в результате содержимое РОН 8  читается на ША ОЗУ, включенную в режим чтения и адресный операнд передается в процессор. При выполнении команды содержимое автоинкрементного регистра передается в АЛУ, где наращивается на 1. После этого цикл повторяется. Рассмотренный способ используется при обработке большого массива информации. При этом исполнительная команда читается из памяти один раз, а отрабатывает в процессоре многократно. В операциях со словами счетчик наращивается на 2.

 
 
 
 
 
 
 
 
 
 
 

    Относительная адресация.

    Этот  метод формирования адресов эквивалентен индексному способу. Однако в качестве индексного регистра при данном методе вычисления адресов используется счетчик команд процессора СК. При этом в режиме трансляции и загрузки в память программы определяется смещение D по формуле  

                           D = A - <СК> , 

    где А - содержимое поля адреса в мнемонической  записи команды, <СК> - адрес следующей команды.

        
 
 

                                          к АЛУ