Разработка архитектуры специализированного микрокомпьютера

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

      Четырехразрядная  микропроцессорная секция К1804ВС2 предназначена для построения операционных блоков цифровых устройств с разрядностью, кратной 4. На структурной схеме МПС (рис.2.1.2.) условно выделяют четыре крупных блока: 1) БВП – блок внутренней памяти; 2) АЛБ – арифметико-логический блок; 3) блок регистра Q; 4) БУ – блок управления.

      Блок  внутренней памяти содержит в своем  составе регистровое ЗУ с двумя независимыми каналами выбора информации – канал адреса А и канал адреса В. На входе РЗУ включен сдвигатель А (CD A), позволяющий записывать в ЗУ информацию как без сдвига, так и со сдвигом вправо или влево на один разряд. Запись в РЗУ возможна только по адресу, указанному на линиях канала В.

      Рисунок 2.1.2 Стурктурная схема К1804ВС2

      Регистры RG A и RG B, установленные на выходах  РЗУ, представляют собой 4 разрядные устройства с синхронной записью информации.

      Выбор из БВП любого РОН в качестве источника информации осуществляется путем подачи на входы А и В адресной информации без программирования каких-либо других управляющих сигналов. Из РЗУ одновременно могут быть считаны 2 операнда. При этом, если на входах А и В установлены одинаковые адреса (выполняется обращение к одному и тому же РОН), то на обоих выходах РЗУ появляются идентичные данные.

      Запись  данных в РЗУ выполняется только по каналу В, при этом адрес по каналу А игнорируется. Моментом начала записи в РЗУ является момент перехода тактового импульса из состояния «1» в состояние «0».

      Информация  перед записью может быть сдвинута влево или вправо на один разряд. Эту операцию выполняет сдвигатель данных СD А, управляемый сигналами с дешифратора приемника результата.

      Арифметико-логический блок включает в свой состав двухвходовое АЛУ, выполняющее 8 арифметических и логических операций и формирующее 4 признака результата:

 С₄ – перенос из старшего разряда результата;

OVR –  переполнение;  OVR =1, если  С₄ Å С₃ =1;

F₃ – знак числа или значения старшего разряда на выходе АЛУ;

z –  признак нулевого результата.

     С выхода АЛУ информация подается на первый вход селектора выходных данных (СВД). На второй вход селектора данные передаются прямо с выхода RG A, минуя АЛУ. C выхода СВД  информация через управляемые усилители передается на выходную шину МПС – трехстабильную шину Y.

      Селектор  источников данных выбирает операнды для R и S  входов АЛУ. Причем выбор  источников операндов осуществляется сигналами микрокоманды I₂-I₀, приемника результата - сигналами I₈-I₆, а функции АЛУ - сигналами I₅-I₃.

      Арифметические  операции в АЛУ выполняются с  учетом значения сигнала входного переноса С₀  и по правилам обратного кода при представлении отрицательных чисел.

Выводы АЛУ  позволяют с помощью внешних схем организовать между секциями ускоренный перенос при комплексировании их в блок с разрядностью, кратной четырем.

      Сигналы признаков, формируемые АЛУ, используются следующим образом. Вывод F₃ – старший разряд АЛУ - может быть использован, например, для определения знака арифметической операции. При этом отсутствует необходимость отпирания трехстабильной выходной шины данных, что упрощает выполнение команд перехода в мультипроцессорных системах. При соединении нескольких МПС знаком является вывод F₃  старшей секции. Выводы F₃  остальных секций не используются.

      Выход  z  выполнен по схеме с открытым коллектором, и при объединении нескольких МПС все выводы  z соединяются в общей точке, подключаемой через резистор к источнику питания. Потенциал этой точки имеет высокий уровень, если все выходы АЛУ одновременно нулевые.

      Блок  регистра Q состоит из дополнительного  регистра RG Q и сдвигателя СD Р. Сдвигатель данных позволяет перезаписывать информацию в RG Q как без сдвига, так и со сдвигом влево или вправо на один разряд. Запись данных в RG Q  выполняется по положительному фронту сигнала синхроимпульса.

      Блок  управления формирует управляющие  сигналы для остальных блоков МПС. Входами данной подсхемы является шина микрокоманды I₈-I₀, которую условно можно разделить на три части. Блок управления соответственно также может быть представлен в виде совокупности трех частей, причем первая – вырабатывает сигналы управления для СИД,  вторая – используется для управления функцией АЛУ, а третья – для управления СВД, RG Q, СD Р, СD А.

      Инверсный сигнал предназначен для управления Y-выходами МПС. При разрешается вывод информации через Y-выходы на ШД, если выходная шина отключается (переводится в состояние R_off).

      Кроме МПС К1804ВС2 в блоке обработки данных будем использовать схему ускоренного переноса К1804ВР1 и схему управления состоянием и сдвигами К1804ВР2.

      Одна  схема ускоренного переноса (СУП) К1804ВР1 позволяет организовать параллельные цепи переноса в блоке обработки данных разрядностью до 16. При разрядности БОД больше 16 может быть использовано каскадное включение СУП.

      Схема  управления состоянием и сдвигами (СУСС) предназначена для выполнения различных функций обслуживания АЛУ: формирования сигнала входного переноса; организации арифметических, логических и циклических сдвигов чисел обычной и двойной длины; выполнение операций как с целым словом так и с отдельными битами любого из двух  регистров состояния, проверки за такт одного из 16 различных условий, которые поступают с выхода одного из двух регистров состояния или МПС.

      Блок  входного и выходного регистров  предназначен для фиксации результата  операции  (регистр выходных данных)   и   входных  данных    (регистр  входных  данных). Оба  регистра имеют вход OE , переводящий выходы МС в высокоомное состояние.

      Выходы  регистра выходных данных необходимо отключать от шины данных в любом  из следующих трёх случаев: при выборке слова из ОЗУ; при чтении из портов ввода; во время работы канала ПДП. 

      Выходы  регистра входных данных необходимо переводить в высокоомное состояние во время разрешения съёма данных с БВП.

      Все МПС, регистры, схемы СУСС и СУП  синхронизируются от единого источника тактовых импульсов.

      Построим операционное устройство на базе МПС 1804ВС2.

      Разрядность данных реализующего умножение и деление чисел - 28 разрядов. Требуемая разрядность операционного устройства реализуемого на базе МПС 1804ВС2 (разрядность 4) обеспечивается объединением необходимого числа микропроцессорных секций. Так как разрядность обрабатываемых в БОД слов равна 28, то схема МПБ будет состоять из 7 МПС 1804ВС2.

      С целью повышения скорости выполнения арифметических операций в МПБ применяют схемы ускоренного переноса (СУП)  на базе К1804ВР1. Так как одна К1804ВР1 позволяет организовать параллельные цепи переноса в блоке обработки данных разрядностью до 16, то при разрядности БОД равной 28 будет использовано две К1804ВР1.

      Для ускорения процесса организации сдвига ветвления и усложнения условия перехода используют в БОД схему управления состояниями и сдвигами (СУСС) реализованной на базе К1804ВР2. Для реализации микроопераций сдвига и обработки слова состояния процессора в БОД будет использована одна К1804ВР2.

            БИС К1804ВР2 осуществляет следующие функции:

      1) формирует сигналы входного переноса в МПС и схему ускоренного переноса;

      2) выполняет арифметические, логические и циклические сдвиги чисел обычной и двойной длины;

      3) осуществляет преобразование как целого ССП, так и отдельных бит любого из 2 регистров состояния (RG F1 и RG F2), входящих в состав СУСС;

      4) выполняет проверку за один такт одной из 16 различных комбинаций условий, поступающих из внутренних регистров состояния или из МПС.

      В БИС К1804ВР2 можно выделить следующие функциональные блоки: блок обработки признаков, блок проверки условия, блок управления переносом и блок управления сдвигами. Блок обработки признаков предназначен для хранения и модификации следующих признаков выполнения операций в АЛУ микропроцессорной секции: перенос С, знак N , переполнение V и нулевой результат Z.

      Т — тактовый сигнал,

        — разрешение записи в регистры N и M,

         — сигналы разрешения  записи признака,

       IZ, IN, IC, IV — входы признаков состояния АЛУ,

       YZ, YN, YC, YV— шина данных,

          —  разрешение вывода информации.

      Блок  проверки условия обеспечивает проверку 16 различных условий (функций признаков  состояния АЛУ) и формирование кода условия (0 или 1).

          —  разрешение вывода кода условия,

      СТ — код (результат проверки) условия.

        Блок управления переносом формирует  сигнал входного переноса для  АЛУ микропроцессорной секции  из семи различных входных  сигналов, что позволяет легко  реализовать операции сложения  и вычитания чисел одинарной и двойной длины. в блоке управления переносом и блоке управления сдвигом обозначено:

        СХ — вход переноса,

        СО — выход переноса,

        МС,НС— разряды с регистров  М и N.

      Блок  управления сдвигами обеспечивает реализацию 32 различных вариантов арифметических, логических и циклических сдвигов. Управляющие сигналы для всех блоков БИС К1804ВР2 формируются блоком управления из сигналов I0-I12 кода микрокоманды.

       

 2.2. Проектирование ОЗУ  микрокомпьютера 

     Для проектирования (ОЗУ) нам необходимо использовать микросхему динамической памяти К565РУ7. Один модуль К565РУ7 имеет информационную 256 Кбит и организацию 256 К слов по одному разряду. Для организации 28 разрядной памяти необходимо разместить 28 модулей последовательно друг за другом в несколько рядов.  Емкость такого блока 28*256 Кбит, что составляет 7168 Кбит или 896 Кбайт. Так как нам дано ОЗУ равное 3584 Кбайт, то число блоков (линеек) равно 3584 / (28 * 256 / 8 ) = 4 (ряда).  Т.е. 4 линейки по 28 микросхем, составляет 112 микросхем в общем, что соответствует хранению данных 3584 Кбайт.

       Микросхема  имеет 9 адресных входов (А0 – А8). Для  записи  информации в ОЗУ требуется сначала подать код адреса строк одновременно или с некоторой задержкой сигнал RAS, затем с нормированной задержкой на время удержания адреса строк относительно сигнала RAS на эти же выводы подается код адреса  столбцов и с некоторой задержкой сигнал СAS. К моменту подачи кода адреса столбцов на вход DI подводят записываемый  бит информации, который сигналом WR при наличии CAS = 0 фиксируется на входном триггере-защелке. В режиме считывания порядок подачи адресных и управляющих сигналов аналогичен рассмотренному. Учитывая все описанное выше можно определить размерность адреса необходимую для обращения к любой ячейке памяти. Она равна

       9 (1 микросхема) + 2 (выбор ряда) + 5 (выбор столбца) = 16

         К особенностям микросхемы К565РУ7 можно отнести то, что она относится к так называемым квазистатическим микросхемам динамической памяти. Период регенерации равен 8 мкс и, кроме того она имеет встроенный счетчик адреса строк, позволяющего использовать режим авторегенерации. В данном режиме регенерация осуществляется за 512 циклов Перебор изменения только сигнала СAS при активном состоянии сигнала СAS.