Проектування цифрових пристроїв

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 1.24 – Комбінаційна схема, що реалізує МКНФ_b функції сегмента "b"

 

 

Згідно  виразу 1.10 будємо комбінаційну схему, що реалізує МКНФ_c. Схема показана на рисунку 1.25.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 1.25 – Комбінаційна схема, що реалізує МКНФ_c функції сегмента "c"

 

 

Згідно  виразу 1.11 будємо комбінаційну схему, що реалізує МКНФ_d. Схема показана на рисунку 1.26.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 1.26 – Комбінаційна схема, що реалізує МКНФ_d функції сегмента "d"

 

 

 

 

 

Згідно  виразу 1.12 будємо комбінаційну схему, що реалізує МКНФ_e. Схема показана на рисунку 1.27.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 1.27 – Комбінаційна схема, що реалізує МКНФ_e функції сегмента "e"

 

 

Згідно  виразу 1.13 будємо комбінаційну схему, що реалізує МКНФ_f. Схема показана на рисунку 1.28.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 1.28 – Комбінаційна схема, що реалізує МКНФ_f функції сегмента "f"

 

Згідно  виразу 1.14 будємо комбінаційну схему, що реалізує МКНФ_f. Схема показана на рисунку 1.29.

 

 

 

Рисунок 1.29 – Комбінаційна схема, що реалізує МКНФ_g функції сегмента "g"

 

1.5 Оцінка складності комбінаційних схем по Квайну та побудова функціональної схеми пристрою відображення символів на сегментному індикаторі

 

Розрахуємо  ціну комбінаційних схем, що реалізують функції сегментів, представлених  в МДНФ та МКНФ.

 

МДНФ:

 

С_а =10+3=13                                                                                             (1.15)

 

С_b =10+4=14                         (1.16)

 

С_c =7+3=10                                                                                              (1.17)

 

С_d =11+3=14                                                                                             (1.18)

 

С_e  =12+3=15                                                                                           (1.19)

 

С_f =14+4=18                                                                                             (1.20)

 

С_g =6+3=9                                                                                                  (1.21)

 

МКНФ:

 

С_a =14+3=17                                                                                             (1.22)

 

С_b =11+3=14                                                                                              (1.23)

 

С_c =7+3=10                                                                                             (1.24)

 

С_d =9+3=12                                                                                              (1.25)

 

С_e =14+4=18                                                                                            (1.26)

 

С_f =14+3=17                                                                                             (1.27)

 

С_g =4+2=6                                                                                                 (1.28)

 

 

 

Оцінивши складність схем, для включення  в спільну функціональну схему  пристрою для відображення символів на семисегментному індикаторі обираємо схеми, що відповідають виразам 1.15, 1.16, 1.17, 1.25, 1.19, 1.27, 1.28. Функціональна схема пристрою для відображення символів на семисегментному індикаторі показана на кресленні К571.22КП01.041 Э2-1"Пристрій відображення символів ".

 

 

 

 

 

 

 

 2 Проектування керуючого автомата, який забезпечує управління обчислювальним пристроєм, що реалізує операцію множення

 

2.1 Побудова функціональної схеми  обчислювального пристрою, що виконує  операцію множення

 

В даному курсовому проекті  буде виконуватись множення першим способом (із зсувом множника та суми часткових добутків вправо та нерухомому множеному). Операндами є 8-розрядні двійкові числа без знаку. Функціональна схема обчислювального  пристрою, що реалізує операцію за таких  умов, показана на рисунку 2.1.

 

 

Рисунок 2.1 – Функціональна схема обчислювального  пристрою, що виконує множення двійкових  чисел без знаку

 

 

На схемі  RGA – регістр в якому накопичуються часткові добутки (по одному на кожен розряд множника), а в кінці операції множення – старший байт результату. Перед  початком множення цей регістр встановлюється в нуль керуючим сигналом CLR(y₁). Регістр RGQ – це регістр, в якому знаходиться множник, що записується туди за керуючим сигналом WR1(y₂). Множене записується в регістр RGM за керуючим сигналом WR2(y₃). Підрахунок кількості циклів множення виконується за допомогою лічильника СТ, відповідно до чого вибирається його розрядність q. В лічильник перед початком операції за керуючим сигналом WR3(y₄) записується кількість циклів, що дорівнює     

 

 

                                                                                                     

 розрядності  множника n. Для формування суми часткових добутків використовується комбінаційний суматор (SM). Тригер С, який перед початком операції  переносу з старшого розряду суматора, який може виникнути в процесі

 

підсумовування. Цифрово-буквенними індексами на умовно-графічних  позначеннях зазначені номери розрядів суматора, регістрів лічильника, а  стрілками показаний напрямок зсуву  кодів у регістрах.

Виконання операції множення в цій схемі  відбувається наступним чином. Керуючий автомат аналізує розряди множника по одному починаючи з молодших. Якщо Q₀ дорівнює одиниці ( логічна умова Х₁), керуючий автомат виробляє управляючий сигнал ADD(y₅), за яким множене додається до вмісту регістра RGA і результат зберігається в цьому ж регістрі за керуючим сигналом WR4(y₆), при чому тригер С використовується для зберігання біту переповнення суматора. Потім вміст тригера С, всі розряди регістрів RGA та RGQ за керуючим сигналом SHR(y₇) зсуваються на одну позицію вправо: вміст тригера С записується в А_n-1, А₀ переписується в Q_n-1, а значення Q₀ втрачається. Якщо ж Q₀ дорівнює нулю, додавання не відбувається, а керуючий автомат виробляє управляючий сигнал SHR(y₇), за яким вміст тригера С, всі розряди регістрів RGA та  RGQ зсуваються на одну позицію вправо. Зміст лічильника циклів СТ зменшується на одиницю за керуючим сигналом DEC(y₈). Цей процес виконується для всіх розрядів множника. Циклічний процес відбувається доти, поки влічильнику СТ не встановиться нуль (логічна умова Х₂). В результаті в регістрі RGA формується старша, а в RGQ – молодша частина 2n-розрядного добутку.

 

2.2 Побудова змістовного алгоритму  виконання операції множення

 

Змістовний  мікроалгоритм виконання операції множення двійкових чисел без  знаку із зсувом множника та суми часткових  добутків вправо показаний на рисунку 2.2.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 2.2 – Змістовний мікроалгоритм виконання  операції множення двійкових чисел  без знаку першим способом.

 

 

 

 

 

2.3 Складання графічної схеми  алгоритму (ГСА) роботи керуючого  автомату

 

Для побудови ГСА роботи автомату потрібно поставити  у відповідність мікроопераціям, що знаходяться в операторних  вершинах змістовного алгоритму, керуючі  сигнали, які потрібно подати на входи  цифрових елементів, що входять до складу обчислювального пристрою, показаного на рисунку 2.1. Буквенно- числові позначення цих керуючих сигналів записуються  в операторних вершинах ГСА роботи автомату. ГСА роботи автомату, що керує  процесом множення двійкових чисел  без знаку в  обчислювальному  пристрої, показана на рисунку 2.3.

 

 

 

 

Рисунок 2.3 – ГСА роботи автомату, що керує  процесом множення двійкових чисел  без знаку без знаку відношення залишку першим способом

 

 

 

 

 

 

 

2.4 Кодування та розмітка ГСА роботи керуючого автомату

Для побудови закодованої та розміченої ГСА роботи автомату потрібно поставити  у відповідність керуючим сигналам, які потрібно подати на входи цифрових елементів, що входять до складу обчислювального пристрою, показаного на рисунку 2.1, вихідні керуючі сигнали автомату з множини вихідного алфавіту:

у₁=СLR – сигнал cкидання в початковий (нульовий) стан регістра RGA та тригера Т1;

у₂ =WR1 – сигнал запису інформації в регістр RGQ;

у₃ =WR2 – сигнал запису інформації в регістр RGM;

y₄=WR3 – сигнал запису інформації в лічильник СТ;

y₅ = ADD – сигнал операції додавання в суматорі та запис значення результату в регістр RGA;

y₆= WR4 – сигнал збереження старшого розряду суматора в тригері Т;

y₇= SHR – сигнал зсуву вправо інформації в регістрі RGQ);

у₈= DEС – сигнал операції декременту лічильника СТ;

x₁ – умовa рівності одиниці тригера Т1, в якому зберігається значення старшого розряду суматора;

x₂ – умова рівності змісту лічильника нулю.

Буквенно-числові позначення цих вихідних керуючих сигналів записуються в операторних вершинах закодованої ГСА роботи автомату. Розмітка станів йснюеться згідно прийнятих правил. Закодована та розмічена ГСА роботи автомату, що керує процесом множення двійкових чисел без знаку в обчислювальному пристрої, показана на рисунку 2.4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 2.4 – Закодована та розмічена ГСА  роботи керуючого автомату

 

 

 

 

 

 

 

2.5 Побудова графу роботи керуючого  автомату

 

 

Граф  автомату будується згідно закодованої  та розміченої ГСА роботи автомату, показаної на рисунку 2.4. граф зображено  на рисунку 2.5

 

 

 

 

Рисунок 2.5 – Граф роботи керуючого автомату, що управляє обчислювальним пристроєм  для множення двійкових чисел  без знаку

 

 

2.6 Кодування станів керуючого  автомату

 

Автомат має п’ять станів. Для кодування  кожного з них потрібно 3 біти двійкового коду, оскільки трьох бітного  коду вистачає для кодування 2³=8 станів. Таблиця кодування станів автомату показана в таблиці 2.1.

 

 

 

 

 

 

 

 

Таблиця 2.1 – Таблиця кодування  станів автомату

 

 

 

 

 2.7 Вибір елементарних автоматів (тригерів) та запис їх підграфів переходів

 

Згідно завдання, для побудови керуючого  автомату використовуємо JK-тригери. Оскільки керуючий автомат (а отже, і граф його роботи) має 8 станів, для забезпечення кодування кожного з них потрібно буде кількість тригерів, що розраховується за формулою 2.1:

                                               N=]log

n[                                                     (2.1)

де n - кількість вершин у графі.

Виконуємо розрахунок за формулою 2.1:

                                              N=]log

5[=3                                                 (2.2)

Таким чином, потрібно буде три тригери. Підграфи переходів JK-тригера показані на рисунку 2.6.

 

Рисунок 2.6 – Підграфи переходів  JK-тригера

 

 

2.8 Побудова структурної таблиці  керуючого автомату

 

Струкгурна  таблиця будується на основі графа  роботи керуючого автомату, зображеного  на рисунку 2.5, та підграфів переходів тригерів, що зображені на рисунку 2.6. Структурна таблиця автомату зображена на рисунку 2.7.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 2.7 - Структурна таблиця керуючого автомату

 

2.9 Запис та мінімізація перемикальних  функцій (ПФ) вихідних керуючих сигналів автомату

 

Для побудови комбінаційних схем, що будуть реалізовувати функції вйхідних керуючих сигналів автомату, потрібно записати ці функції у вигляді їх таблиці істинності та за допомогою діаграм Вейча знайти МДНФ кожної з них. Далі потрібно представити ці МДНФ в потрібному елементному базисі згідно завдання.

 

Таблиця істинності функцій вихідних керуючих сигналів показана в таблиці 2.2

№	Q3	Q2	Q1	Y1	Y2	Y3	Y4	Y5	Y6	Y7	Y8
0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	1	1	1	1	0	0	0	0
2	0	1	0	0	0	0	0	0	0	1	1
3	0	1	1	0	0	0	0	1	0	0	0
4	1	0	0	-	-	-	-	-	-	-	-
5	1	0	1	-	-	-	-	-	-	-	-
6	1	1	0	0	0	0	0	0	1	0	0
7	1	1	1	1	-	-	-	-	-	-	-