Автор: Пользователь скрыл имя, 13 Ноября 2012 в 12:28, курсовая работа
Синтезировать КЦА осуществляющий арифметическое вычитание двух 2-х разрядных чисел, одно из которых может быть отрицательным. Схема должна обеспечивать индикацию знака результата вычитания, индикация результата в коде "1 из m".
1.все числа, если не оговорено специально, представлены в коде «8-4-2-1».
МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ
УЧРЕЖДЕНИЕ ОБРАЗОВАНИЯ
«ГРОДНЕНСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИМЕНИ ЯНКИ КУПАЛЫ»
ФИЗИКО-ТЕХНИЧЕСКИЙ ФАКУЛЬТЕТ
КУРСОВОЙ ПРОЕКТ
по дисциплине «МАТЕМАТИЧЕСКИЕ ЗАДАЧИ ЭНЕРГЕТИКИ»
на тему: КЦА И СЧЁТЧИКИ
студент:
3 курса, 10 группы, заочного отделения
специальности «Электроэнергетические
системы и сети» ________ __________ _________
РУКОВОДИТЕЛЬ:
______________________________
Учёная степень (кандидат, доктор .. наук)
______________________________
Учёное звание (доцент, профессор)
Гродно, 2009
ЗАДАНИЕ №1.
Синтезировать КЦА осуществляющий арифметическое вычитание двух 2-х разрядных чисел, одно из которых может быть отрицательным. Схема должна обеспечивать индикацию знака результата вычитания, индикация результата в коде "1 из m".
1.все числа, если не оговорено специально, представлены в коде «8-4-2-1».
2.синтез производить в TTL (155, 555, 1533, 1555 e.t.c series) базисе, с проведением минимизации.
3.сложение в круглых скобках - логическое, без скобок арифметическое с учётом переноса в старший разряд, Å- знак суммирования по модулю 2.
Таблица функционирования устройства при всех возможных комбинациях входных сигналов и результирующие аналитические ФАЛ для всех выходных переменных.
p |
a2 |
a1 |
b2 |
b1 |
y7 |
Y6 |
y5 |
y4 |
y3 |
Y2 |
Y1 |
y0 | |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
2 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
3 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
4 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
5 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
6 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
7 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
8 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
9 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
10 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
11 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
12 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
13 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
14 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
15 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
16 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
17 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
18 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
19 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
20 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
21 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
22 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
23 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
24 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
25 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
26 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
27 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
28 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
29 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
30 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
31 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1
Диаграммы Вейча, отражающие минимизацию.
2
Минимизация.
y0= + + +
y1= + + +
y2= + + + + +
y3= + + + +
y4= + +
y5= +
y6=
y7= + + + + +
3
Электрическая принципиальная схема устройства с использованием микросхем ТТЛ серий.
4
5
Временные диаграммы работы устройства, для всех возможных входных сигналов и сигналов на всех выходах устройства.
6