Синтез цифрового автомата

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

                        По таблице 1 составим карту Карно (рис. 3):

 

 

Рис.3

После выполнения минимизации  с использованием карт Карно для  пяти переменных (рис. 3) получим минимальную  форму функции выхода ЛС:

      Схему  счетчика импульсов, считающего  до 17, построим на двух ИС КР1533ИЕ 10 (Рис. 4). Входы предварительной установки не используются. Входы предварительной установки не используются.

DD1, DD2 - КР1533ИЕ10                    

DD3 - КР1533ЛА4

 

 

Рис.4. Схема счетчика импульсов, считающего до 17.

                    

 

 

      

 Логический элемент DD2 выполняет роль дешифратора ДС1, с выхода которого импульс р (отрицательной полярности) поступает на вход К триггера ТГ1 и вход 8 триггера ТГ2 и переключает их.

      При  разработке алгоритма работы  автомата было отмечено, что для передачи кода служебной команды необходимо 30 тактовых импульсов, а для ПСПИ – 3200. После фиксации указанного числа импульсов схема должна сформировать сигналы об окончании выполнения очередного этапа работы ЦА. Для выполнения этой задачи подходят двоичные счетчики, реализуемые на ИС. Реальные схемы счетчиков имеют модуль пересчета, как правило, не более шестнадцати. Пользуясь условием для определения числа триггеров m счетчиков, можно определить, что для построения счетчика по модулю 30 необходимо иметь 2^m > 30, т.е. m=5.

       Для  построения счетчика по модулю 3200 необходимо иметь 2^m > 3200, т.е. m=12. Таким образом, для построения счетчика по mod 30 достаточно иметь два четырехразрядных счетчика, а для построения счетчика по mod 3200 необходимо три четырехразрядных счетчика.

       В  таблице 2 приведено значение  функций выхода(F) двух отдельных логических схем, определяющих состояния j=30 и j=3200 соответственно.

                                                                                                                     Таблица 2.

j	Q11	Q10	Q9	Q8	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0	F30	F3200
30	0	0	0	0	0	0	0	1	1	1	1	0	1	0
3200	1	1	0	0	1	0	0	0	0	0	0	0	0	1

 

• 2.3.Синтез преобразователя кодов.

        Для формирования служебной команды (пароля) в коде МТК-2 необходим формирователь кода, который может быть синтезирован различными путями.

Пароль состоит из шести букв, каждая из которых кодируется пятью двоичными символами, таким  образом, состоит из 30 элементов, которые  в последовательном коде, начиная со старшего разряда, должны передаваться в канал связи.

       При  поступлении 30-го импульса, на  котором заканчивается формирование  кода служебной команды, на  выходе счетчика Сч2 код дешифруется  дешифратором ДС2, сигнал с которого  поступает на демультиплексор СУ и мультиплексор на выходе канала связи. Демультиплексор отключает подачу тактовых импульсов на формирователь кода и подключает их к генератору ПСПИ. Мультиплексор в этот же момент времени отключает формирователь кода и подключает выход ГПСПИ к выходу в канал связи. При поступлении 3200-го импульса на вход счетчика Сч3, дешифратор ДС3 выдает сигнал, по которому заканчивается выполнение программы, а все функциональные узлы автомата устанавливаются в исходное состояние.

      Формирователь кода можно осуществить с помощью сдвоенного 4-разрядного двоичного счетчика с индивидуальной синхронизацией и сбросом КР1533ИЕ19 (Рис.5). Логические элементы DD2, DD3 выполняют роль дешифратора ДС2. Таблица истинности 5-разрядного двоичного счетчика и кодировка его состояний j=0,…,30 элементами двоичных цифр служебной команды СНАРЯД в коде МТК-2 приведены в таблице 3.

 

DD1 КР1533ИЕ19    DD2 КР1533ЛН1    DD3 КР1533ЛА2

 

Рис.5. Формирователь кода.

                                  

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Таблица 3 

j	Q4	Q3	Q2	Q1	Q0	F
0	0	0	0	0	0	0	С
1	0	0	0	0	1	1
2	0	0	0	1	0	1
3	0	0	0	1	1	0
4	0	0	1	0	0	0
5	0	0	1	0	1	0	Н
6	0	0	1	1	0	0
7	0	0	1	1	1	1
8	0	1	0	0	0	1
9	0	1	0	0	1	0
10	0	1	0	1	0	1	А
11	0	1	0	1	1	1
12	0	1	1	0	0	0
13	0	1	1	0	1	0
14	0	1	1	1	0	0
15	0	1	1	1	1	0	Р
16	1	0	0	0	0	1
17	1	0	0	0	1	0
18	1	0	0	1	0	1
19	1	0	0	1	1	0
20	1	0	1	0	0	1	Я
21	1	0	1	0	1	1
22	1	0	1	1	0	1
23	1	0	1	1	1	0
24	1	1	0	0	0	1
25	1	1	0	0	1	1	Д
26	1	1	0	1	0	0
27	1	1	0	1	1	0
28	1	1	1	0	0	1
29	1	1	1	0	1	0
30	1	1	1	1	0	X	-
31	1	1	1	1	1	X	-

 

 

Логическая схема счетчика по mod 3200 представлена на рис. 6. Она выполнена на трех 4-разрядных счетчиках КР1533ИЕ10. Интегральные схемы DD4, DD5, DD6, DD7 выполняют роль дешифратора DC3.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

                            Рис 6.  Логическая схема счетчика  по mod 3200.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.7

 

Для синтеза комбинационной схемы ПК используется таблица истинности (табл. 3), минимизируется булева функция  с помощью карты Карно (рис. 7)

 

 

 

Построим логическую схему ПК, соответствующую функции F(рис. 8).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.8. Логическая схема ПК

 

 

 

 

 

 

 

 

• 2.4. Синтез генератора ПСПИ

 

        В качестве генератора ПСПИ можно использовать регистры с логической обратной связью. Если обратная связь осуществляется через логический элемент «Исключающее ИЛИ» то регистры называют рекуррентными. Рассмотрим схему ГПСПИ, формирующего порождающий полином 1 х х⁷

Регистр сдвига длины  т работает от тактовых импульсов. Выходная последовательность формируется с помощью схемы «Исключающее ИЛИ», на вход которой поступают сигналы от 1 и 7 разрядов регистра( рис. 9)

        Максимальное число возможных  состояний т-разрядного регистра  К=2^m, то есть равно числу битовых двоичных комбинаций. Однако состояние «все нули» является тупиковым состоянием для этой схемы, поскольку на выходе схемы

«Исключающее ИЛИ» появится ноль, который вновь поступает на вход. Таким образом, последовательность максимальной длины К=2^m-1 бит. В данном случае последовательность равна 2^m-1=2⁶-1=63 знака.

 

 

DD1 КР1533ИР24

DD2 КР1533ЛП5

Рис.9. Генератор ПСПИ.

 

 

 

 

 

• 2.5. Схема управления

       Схема  управления ЦА предназначена  для выполнения следующих функций:

• Формирование сигнала установки исходного состояния всех функциональных частей ЦА после включения питания и нажатия кнопки «ПУСК».
• Формирование сигнала прекращения работы ЦА после завершения программы и в произвольный момент времени после нажатия кнопки «Стоп».

        В схеме управления могут использоваться RS-, JK- или D-триггеры. Значение сигнала установки исходного состояния (лог.1 или лог.0) определяется типом установочных входов, используемых ИС.

        Задача построения схемы управления  может быть решена только после  изучения элементарной базы заданной серии ИС. На рис. 10 приведена синтезированная схема управления ЦА на ИС серии КР 1533.

        После включения питания на  все элементы схемы ЦА подается  напряжение +5 В.

        При нажатии кнопки «Пуск»  импульс отрицательной полярности поступает на вход схемы И DD2.1, с выхода которого поступает на установочные входы всех счетчиков и триггеров ТГ2 и ТГ3. Одновременно этот же импульс поступает на вход установки в единицу(8) RS-триггера ТГ1. С выхода ТГ1 сигнал лог. 1 поступает на вход схемы И1, разрешая тем самым

прохождение тактовых импульсов  от ГТИ1 на счетный вход счетчика Сч1.

       Состояние  Сч1 дешифруется дешифратором ДС1, который при поступлении 33-го  импульса на вход Сч1 выдает  сигнал лог. 0. Этот сигнал поступает на вход К триггера ТГ1 и на вход S триггера ТГ2 схемы управления и переключает первый в сигнал лог. 0, закрывая тем самым схему И1, а второй – в сигнал лог.1, который поступает на вход схемы И2, разрешая тем самым прохождение тактовых импульсов f_т от ГТИ2 на вход демультиплексора DS (DD3)

       На  адресный вход демультиплексора  поступает сигнал лог.0 с выхода  триггера ТГ3, подключая тем самым  выход демультиплексора на счетный  вход счетчика Сч2 формирователя  кода. После прохождения 30 импульсов,  необходимых для формирования  служебной команды, состояние счетчика дешифрируется дешифратором DC2, и он выдает импульс отрицательной полярности (лог. 0), который поступает на вход триггера ТГ3, устанавливая тем самым выход триггера в состояние лог. 1. Эта единица переключает выход демультиплексора DC на вход генератора ПСПИ и вход счетчика Сч3. Одновременно единица с выхода ТГ3 поступает на адресный вход мультиплексора М8(DD4) и переключает вход с выхода преобразователя кода (ПК) на выход генератора ПСПИ. Состояние счетчика Сч3 дешифруется дешифратором DC3, который после прохождения 2650 импульса выдает импульс отрицательной полярности, поступающий на вход схемы И (DD2.1).  Выходной импульс со схемы И (DD2.1) переводит ЦА в исходное состояние.

        В исходное состояние в любой момент времени можно перевести автомат, нажав кнопку «Стоп».

        Резисторы R₁, R₂ служат для подачи на вход микросхемы лог. 1 в исходном состоянии.

                                                                                                   

                                                 Рис. 10. Схема управления

 

 

 

 

 

3. Расчет эксплуатационных  параметров цифрового автомата.

        Мощность, потребляемая ЦА, определяется  как суммарная потребляемая мощность  всех ИС цифрового автомата:

где n – количество ИС в цифровом автомате, P_потi – потребляемая мощность одной микросхемы.

        Потребляемая мощность  – значение  мощности, потребляемой микросхемой  в заданном режиме. Это значение  приводится в справочной литературе  для выбранного режима работы. Такую потребляемую мощность называют динамической.

        Средняя потребляемая мощность  определяется как полусумма   мощностей, потребляемых ИС от  источников питания в двух  устойчивых состояниях: – напряжение питания, – токи потребления в состояниях лог. 0 и лог. 1 соответственно.

       Среднее  время задержки распространения  сигнала t_зд.р.ср – интервал времени, равный полусумме времени задержки распространения сигнала при включении и выключении ИС:

      Значение t_зд.р.ср позволяет оценить быстродействие микросхемы и определить допустимую частоту переключений f_max

       Среднее  время задержки распространения  сигнала в ЦА можно определить  как сумму значений среднего  времени задержки распространения  сигнала всех логических элементов, оставляющих наибольший путь прохождения сигналов:

, где k –количество логических элементов.

Запишем среднюю мощность потребления и среднее время  задержки распространения сигнала  всех ИС в таблицу 4.

Таблица 4

№	Микросхема	Количество	, мВт	tзд.р.ср, нс
1	КР1533ЛА3	5	10,5875	11
2	КР1533ТР2	1	30,25	22
3	КР1533ЛИ4	1	13,2	56
4	КР1533ИД4	1	19,25	32
5	КР1533ИЕ10	5	57,75	28
6	КР1533ЛА1	1	5,225	11
7	КР1533ИР24	1	181,5	22
8	КР1533ЛН1	4	14,575	11
9	КР1533ЛП5	1	16,225	17
10	КР1533ИЕ19	1	66	56
11	КР1533ЛА2	2	3,465	12
12	КР1533КП2	1	38,5	21
13	КР1533ЛИ6	5	11	26
14	КР1533ЛЛ1	2	24,475	14
15	КР1533ЛА4	1	7	14