Проектирование двоично-десятичного счетчика с предварительной установкой в соответствии с современными требованиями микросхемотехники

Основной особенностью КМОП ИС является исключительно низкая потребляемая мощность при сравнительно высоком быстродействии. В статическом режиме потребление па один инвертор не превышает 0,01 … 0,1 мкВт, а в динамическом - не более 100 мкВт на частоте 1 МГц. Как следствие, это приводит к уменьшению температуры кристалла и повышению надежности. Например, снижение рассеиваемой мощности па 50 мВт приводит к уменьшению температуры кристалла на 10°С и увеличению надежности практически вдвое. Этот факт особенно ощутим при проектировании БИС, где степень интеграции начинает сдерживаться не столько разрешающей способностью литографа, сколько предельно допустимой мощностью рассеивания на кристалле (~1 Вт), что не может быть не учтено при создании высоконадежной аппаратуры.

В качестве других эксплуатационных характеристик КМОП ИС, свойственных только им, следует назвать: работоспособность в широком диапазоне питающих напряжений (3…15 В), высокую помехозащищенность, достигающею 30 ... 45% от значения питающего напряжения, высокую нагрузочную способность, составляющую до 1000 входов таких же ИС на частотах до нескольких килогерц, высокое входное сопротивление (~1О¹² Ом), упрощенное сопряжение со слаботочными источниками входного напряжения. Кроме того, имеются и существенные преимущества в технологии КМДП ИС по сравнению с биполярными ИС, и наиболее важным из которых относятся: меньшее (почти в 3 раза) число технологических операций; самоизоляция от других элементов, расположенных на одна подложке; более высокая степень интеграции   (30 % на   кристалле).

Широкие возможности для  применения КМОП ИС скрывает простота реализации различных двунаправленных аналого-цифровых ключевых схем, которые послужили основой при создании в последнее время целого набора аналого-цифровых (ЛЦП) и цифроаналоговых преобразователей (ЦАП). Последние образуют с цифровыми КМОП ИС единую в конструктивно-технологическом плане элементную базу.

Понятно, что при столь  большом количестве положительных  качеств в КМОП ИС естественным оказывается желание расширить их и в сторону высокого быстродействия, доведя его до уровня, достигнутого в биполярных ИС. Решение этой задачи связано с уменьшением емкостей перехода и сводится к поиску оптимальных топологий, использованию новых технологий производства МДП ИС, уменьшению линейных размеров ИС.

В КМОП ЛЭ постой инвертор состоит  из двух встречно включенных МОП –транзисторов  с индуцированными каналами p- и n- типа (рисунок 3.3). Когда на входе инвертора действует сигнал низкого уровня, можно считать, что затвор транзистора VТ2 соединен с истоком, канал отсутствует и транзистор заперт. В это время затвор транзистора  VТ1 имеет по отношению к своему истоку отрицательный потенциал и транзистор открыт. При подаче на вход напряжения высокого уровня схема работает наоборот.[5]

 

Рисунок 3.3 - КМОП инвертор

 

 

ЛЭ КМОП, выполняющий функцию  ИЛИ-НЕ, приведен на рисунке 3.3.                  Здесь параллельно соединены n-канальные и последовательно p-канальные транзисторы. Только совпадение низких входных уровней на входах А и В даст высокий уровень на выходе F, т.к.в этот момент замыкаются оба верхних р-канальных транзистора VT2 и VT3. Присутствие хотя бы одного высокого уровня на входах А, В означает замыкание одного из параллельных n-канальных транзисторов VT1 и VT4. [2]

 

Рисунок 3.3 -  ЛЭ КМОП, выполняющий функцию ИЛИ-НЕ

 

 

 

4 СИНТЕЗ СТРУКТУРНОЙ СХЕМЫ

 

 

4.1 Структурный  синтез преобразователя кодов

 

 

Таблица 4.1 - Таблица истинности преобразователя кодов:

n	X3	X2	X1	X0		A3	A2	A1	A0
0	0	0	0	0		0	0	0	0
1	0	0	0	1		0	0	0	1
2	0	1	0	0		0	0	1	0
3	0	1	0	1		0	0	1	1
4	0	1	1	1		0	1	0	0
5	1	0	0	0		0	1	0	1
6	1	0	0	1		0	1	1	0
7	1	1	0	0		1	0	0	0
8	1	1	0	1		1	0	0	1
9	1	1	1	1		1	0	1	0
X	X	X	X	X		0	1	1	1
X	X	X	X	X		1	0	1	1
X	X	X	X	X		1	1	0	0
X	X	X	X	X		1	1	0	1
X	X	X	X	X		1	1	1	0
X	X	X	X	X		1	1	1	1
	5	2	1	1		7	4	2	1

 

 

Минимизация логических функций  проводится с использованием карт Карно. С учётом этого получаем минимизированные функции для выходов преобразователя  кодов.

Поскольку элементный базис  ИЛИ-НЕ, проведем минимизацию по “0”.

 

 

Рисунок 4.1 – Карты Карно для выходов преобразователя кодов

 

 

После минимизации карт Карно  функции переходов будут иметь  вид:

 

            

 

С учётом заданной элементной базы (логического базиса) и минимизированных логических функций на выходах комбинационного  устройства строится структурная схема  преобразователя кодов (рисунок 4.2).

 

Рисунок 4.2 – Структурная схема преобразователя кода предварительной установки (7-4-2-1) во внутренний код счётчика (5-2-1-1)

 

 

 

 

 

 

4.2 Структурный синтез счётчика

 

 

Таблица 4.2 - Таблица состояний счётчика и функций переходов для каждого разряда (внутренний код счётчика 5-2-1-1):

 

С
	1	1	1	1		1	1	0	1		1	1		1
	1	1	0	1		1	1	0	0		1	1	0
	1	1	0	0		1	0	0	1		1		0	∆
	1	0	0	1		1	0	0	0		1	0	0
	1	0	0	0		0	1	1	1			∆	∆	∆
	0	1	1	1		0	1	0	1		0	1		1
	0	1	0	1		0	1	0	0		0	1	0
	0	1	0	0		0	0	0	1		0		0	∆
	0	0	0	1		0	0	0	0		0	0	0
	0	0	0	0		1	1	1	1		∆	∆	∆	∆
	5	2	1	1
	0	0	1	0		X	X	X	X		X	X	X	X
	0	0	1	1		X	X	X	X		X	X	X	X
	0	1	1	0		X	X	X	X		X	X	X	X
	1	0	1	0		X	X	X	X		X	X	X	X
	1	0	1	1		X	X	X	X		X	X	X	X
	1	1	1	0		X	X	X	X		X	X	X	X

 

Составим карты функций перехода для каждого разряда (элемента памяти):

 

Рисунок 4.3 – Карты Карно функций перехода для каждого разряда

Таблица 4.2 – Словарь перехода для RS - триггера

FQ	S	R
0	X	1
1	1	X
▲	1	0
▼	0	1
Н	0	0

 

 

Поскольку элементный базис  ИЛИ-НЕ, проведем минимизацию по “0”.

 

Рисунок 4.4 – Карты Карно для S-входов тригеров

 

 

Рисунок 4.5 – Карты Карно для R-входов тригеров

После минимизации карт Карно  функции переходов будут иметь  вид:

                                                   

                                           

 

 

4.3 Структурный синтез устройства, реализующего функцию разделения режима работы

 

 

Для разделения режимов счёта  и предустановки в счётчике перед  каждыми S- и R-входами триггеров предусмотрено устройство, реализующее функцию мультиплексирования сигналов:

S_СЧ (R_СЧ)– значение функции перехода соответствующего R(S)-входа,

 ( ) – сигнал соответствующего выхода (разряда) преобразователя.

 

Для S-входа тригеров:   Для S-входа тригеров:     

W	SРЕЗ
0
1	SСЧ

 

W	RРЕЗ
0
1	RСЧ

 

 

где: W – сигнал управления;

S_РЕЗ (R_РЕЗ )– результирующий сигнал, поступающий на S-и R-входы триггеров

 

              

 

 

 

 

 

а)                                                                       б)

 

 

Рисунок 4.2 – структурная  схема мультиплексирующего устройства для S-входа (а) и для R-входа (б)

 

 

С учётом функций переходов  для R- и S-входов триггеров счётчика в режиме счёта, структурной схемы преобразователя кодов и структурной схемы мультиплексирующего устройства для R- и S-входов триггеров составляется структурная схема проектируемого счётчика (графическая часть).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 АНАЛИЗ СТРУКТУРНОЙ СХЕМЫ

 

 

Анализ структурной схемы  проводится с использованием временных  диаграмм работы устройства (рисунок 5.1)

 

Рисунок 5.1 – Временные  диаграммы работы устройства

 

 

Установим на входы предварительной  установки число «5».

Такт 1.

На вход разрешения предустановки  W подаётся логический «0». На элементы «ИЛИ-НЕ» мультиплексирующих устройств, на которые поступают сигнал ( ) , подаётся логическая «1». Поэтому независимо от сигнала ( ) на вход тригера будет подан сигнал с преобразователя кода предварительной установки. При поступлении положительного фронта сигнала синхронизации информация с выходов преобразователя кодов записывается в соответствующие триггеры. В данном случае на выходах счётчика  устанавливается значение 1000 (во внутреннем коде счётчика оно соответствует числу «5» двоичной системы исчисления). Таким образом, в счётчике устанавливается число, с которого будет начат счёт.

Такт 2.

На вход разрешения предустановки  W подаётся логическая «1». На элементы «ИЛИ-НЕ» мультиплексирующих устройств, на которые поступают сигналы X_пред также подаётся логический «1». Поэтому независимо от сигналов X_пред на вход тригера будет подан сигнал ( ) . Таким образом, осуществляется счет (вычитание) и на выходах счётчика устанавливается значение 0111 (во внутреннем коде счётчика оно соответствует числу «4» двоичной системы исчисления).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6 РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ СХЕМЫ И ОПИСАНИЕ ЕЁ РАБОТЫ

 

 

Описание и принцип  работы cхемы базового логического элемента схем серии КМОП  было изложено ранее в разделе 3. В курсовой работе были использованы схемы, реализующие логические операции: ” ИЛИ-НЕ”.