Модель світлофора зі звуковою сигналізацією на базі мікроконтролера i8051

             (1.1)

Генератор прямокутних  імпульсів підключений до входу  лічильника вбудованого таймера  мікроконтролера Т0 (лінія Р3.4 мікроконтролера).

Вихідні сигнали керування лампами червоного, жовтого та зеленого світла світлофора транспорту та червоного і зеленого світла пішохідного світлофора відповідно підключені до ліній 0-4 порту 0 мікроконтролера і8051.

Кнопки заборони руху транспорту підключені до лінії зовнішнього переривання INT0 мікроконтролера.

Головка гучномовця 0,5 ГДШ-2 ВА1 використовується для сигналізації дозволу пішохідного руху і заборони транспортного і підключена до лінії  порту вводу/виводу Р1.5. Частота імпульсів для керування сигналізацією задається внутрішнім таймером. Оскільки тактова частота роботи мікроконтролера становить 8МГц, то період 1 тактового імпульсу розраховується за формулою 1.2 і становить 1,5 мкс.

               (1.2)

 

2.2  Аналіз роботи пристрою по принциповій електричній схемі 

 

Принципова  електрична схема пристрою показана на листі формату А1. В даній  схемі: DD1 - мікроконтролерМКх51.

DD2.1 – DD2.2 – ІМС буферного інвертора К561ЛН2.

До виводів XT 1 і XT2 мікроконтролера підключений кварц, який стабілізує частоту тактових імпульсів, що виробляються тактовим генератором МК. Для більш стабільного запуску виводи кварцового резонатора з'єднані із загальним дротом через конденсатори С2 і С3.

На вхід RESET МКх51 подається напруга з виходу деференціюючої ланки на резисторі R1 та конденсаторі С1. При вмиканні напруги, одиничний рівень напруги на вході RESET протягом кількох десятків періодів тактового генератора приведе до скидання в начальний стан регістрів МК і до початку виконання програми з нульової адреси.

Підключення ламп розжарювання HL1-HL10 в якості навантаження для мікроконтролера потребує підсилення сигналу, для чого  використовуються транзистори VT1-VT5. Для керування потужним навантаженням за допомогою слабких сигналів використовуються тиристори VS1-VS5.

Транзистори VT6-VT7 використовуються у якості підсилювачів сигналу для підключення голівок гучномовців ВА1 та ВА2 сигналізації.

Конденсатор С7 та резистор R19 задають тривалість імпульсів генератора прямокутних імпульсів на ІМС К561ЛН2.

Кнопки SA.3 SA.4 при натисканні замикають контакти на землю. Таким чином, активним рівнем сигналу при натисканні є низький рівень.

Живлення пристрою здійснюється від трансформаторного блоку  живлення, який складається з трансформатора Т1, випрямлячів напруги на діодах VD6 – VD9 (для ламп), VD2 – VD5 (для МК) фільтра С5, С7 , стабілітрона VD1.

Трансформатор забезпечує гальванічну  розв’язку мережі живлення та навантаження і перетворює напругу мережі до необхідної величини на вході випрямляча.

 

Випрямляч на напівпровідникових діодах здійснює перетворення змінної напруги в пульсуючу. Діоди VD6 – VD9 та VD2 – VD5 в схемі випрямляча увімкнені по мостовій схемі.

Фільтр на конденсаторах  С5, С7 призначається для зменшення пульсацій випрямленої напруги до рівня, який необхідний для нормальної роботи пристрою.

Для підтримки  незмінною напруги на виході джерела  живлення при дії різних дестабілізуючих  чинників використовується стабілізатор VD1 .

Кнопка SA.1 використовується для увімкнення ламп розжарювання, кнопка SA.2 вмикає блок живлення схеми на МК.

 

3  ПРОЕКТНО-РОЗРАХУНКОВИЙ РОЗДІЛ

3.1

Обґрунтування використованої елементної бази.

В розроблюваному пристрої інформація на індикатор виводиться з мікроЕОМ MCS-8051. MCS-8051 являє собою пристрій конструктивно виконаний в одному корпусі ВІС, який містить всі компоненти мікропроцесорної системи, процесор, пам'ять, пам'ять даних, пам'ять програм, програмовані інтерфейси.

Внутрішня структура MCS-8051 містить в собі:

• блок 8-розрядного центрального процесора ЦП:
• пам'ять програм ПЗУ ємністю 4 Кбайт;
• пам'ять даних ОЗП ємністю 128 байт:
• чотири 8-розрядних програмовавних портів вводу-виводу РО - РЗ:
• послідовний порт:
• два шістнадцятирозрядних програмованих таймера-лічильника Т/СО, Т/С1;
• систему переривань з 5 векторами переривань і двома рівнями пріоритетів;
• блок керування БУ.

Умовне графічне позначення мікросхеми MCS-805I наведене на рисунку 1.2. На ньому:

Vss - потенціал землі;

 

Рисунок 1.2 –  Умовне графічне позначення МК 8051

 

Vcc — напруга живлення + 5 В;

XI, Х2 — входи для підключення кварцового резонатора:

RST- вхід загального скидання мікро ЕОМ;

PSEN - дозволений зовнішньої пам'яті програм. Видається тільки при звертанні до зовнішнього ПЗП;

ALE— строб адреси зовнішньої пам'яті;

ЕА - відключення  внутрішньої програмної пам'яті. Рівень 0 на цьому вході заставляє мікроЕОМ викопувати програму тільки зовнішнього ПЗП, ігноруючи внутрішнє.

Р1 - 8 бітний квазідвунаправлений порт вводу/виводу. Кожний розряд порту може бути запрограмований як на введення так і на виведення, незалежно від стану других розрядів.

P2 — 8 бітний квазідвунаправлений порт, аналогічний P1. Виводи порту використовуються для видачі адресної інформації при звертанні до зовнішньої пам'яті програм або даних (якщо використовується 16-бітова адресація останньої.

РЗ - 8 бітинії  квазідвунаправлений порт, аналогічний P1 Виводи порту можуть виконувати ряд альтернативних функцій, які описані нижче.

Таблиця 1.1 – Альтернативні функції порту РЗ

Вивід порту	Позначення	Альтернативна функція
РЗ.0	RхД	Вхід послідовного порту
РЗ 1	ТхД	Вихід послідовного порту
Р3.2	INTO	Зовнішнє переривання 0
РЗ.З	INT1	Зовнішнє переривання 1
Р3.4	Т0	Вхід таймера-лічильника 0
РЗ.З	Т1	Вхід таймера-лічильника 1
РЗ.6	WR	Строб запису у  зовнішню пам'ять даних
Р3.7	RД	Строб читання  із зовнішньої пам'яті даних

РО –8 бітній двонаправлений порт вводу/виводу інформації. При роботі з зовнішнім О3П і ПЗП по лініям порту в режимі тимчасового мультиплексування видається адреса зовнішньої пам'яті, після чого здійснюється передача.

ЦП містить 8-розрядний АЛП, два акумулятори А і В, регістр слова

стану процесора PSW і програмно недоступні буферні регістри, які виконують функції розподілу вхідних і вихідних даних АЛП. Центральний процесор виконує операції складення, віднімання, множення, ділення, логічні операції І, АБО, НІ, виключне АБО, операції зсуву і скидання. Він оперує з наступними типами змінних: бульовими (1 біт), цифровими (4 біт), байтовими (8 біт) і адресними (16 біт).

Постійний запам'ятовуючий  пристрій або резидентна пам'ять  програм має інформаційну ємність 4 Кбайти і виконана як ПЗП масочного типу. ПЗП має 16 розрядну адресну шину, яка дозволяє розширити пам'ять до 64 Кбайт шляхом підключення зовнішніх БІС ПЗП. Адрес визначається вмістом лічильника команд PC або вмістом регістра-вказівника даних DРТR.

Оперативний запам'ятовуючий  пристрій або резидентна пам'ять  даних складається з двох областей. Перша область – ОЗП даних з інформаційною ємністю 128х8 біт розташована по адресам 0-7FH. Друга область регістри спеціальних функцій – по адресам 80H-FFH. Резидентна пам'ять даних адресується 8-розрядними регістрами адреси або вказівником стека (SP). Регістр адресу є програмно недоступним регістром, в який завантажується адреса комірки ОЗУ під час виконання команд. Регістр SP призначений для адресації стека, котрий є частиною РПД. Вміст SP інкременується перед запам'ятовуванням даних в стеку і декрементується по командам витягання даних із стеку.

Послідовний порт призначається для забезпечення послідовного обміну даними. Може бути використаний як регістр зсуву, чи як універсальний асинхронний приємопередавач з фіксованою чи змінною швидкістю обміну і з можливістю дуплексного режиму. Може робити в одному з чотирьох режимів (режим 0; режим І; режим 2; режим 3), вибрати який можливо шляхом запису керуючого слова в регістр SCON.

Блок таймерів/лічильників (Т/С) призначених для підрахування зовнішніх подій (режим лічильника), реалізації програмної затримки і виконання часозадаючих функцій (режим таймера). В склад блока таймерів/лічильників входить:

• два 16-розряднш регістра Т/С 0 і Т/С І;
• 8-розрядний регістр режимів ТМОД;
• 8-розрядний регістр керування ТCON;
• схема інкремента;
• схема фіксації сигналів INTO, INT1, ТО, ТІ;
• схема керування прапорами;
• логіка керування Т/С.

Система переривань призначена для реагування на зовнішню і внутрішню подію. До зовнішньої події відносяться поява нульового потенціалу (або зрізу) на виводах INTO, INТ1, до внутрішніх – переповнення таймерів/лічильників,

завершення  послідовного обміну. Зовнішні або  внутрішні події викликають встановлення відповідних прапорів: ІЕО; IЕ1; TFO; TF1; RI; ТІ котрі і викликають переривання. Всі перелічені прапори можуть бути програмно скинуті або встановлені. Але при цьому їх програмне встановлення викличе переривання таким же чином, яку і реакція на подію.

Блок керування складається з генератора тактових імпульсів, програмно недоступного регістра команд PК, схеми керування і синхронізації. На основі послідовності тактових імпульсів формується машинний цикл (12 періодів кварцового резонатора). Виконання команд по часу, пропорційне тривалості машинного циклу. В основному більшість команд мікро ЕОМ виконується за 2, а в деяких випадках за 3, 4 машинних цикли.

Мікросхема  К561ЛН2 містить 6 буферних (підсилених) інверторів

стандартної логіки КМОП.

Мікросхема  К561ЛН2 по вхідних і вихідних рівнях сигналів сумісна з іншими ІС стандартної КМОП логіки серії 40xx/К561, а при напрузі живлення 5 вольт також з ІС ТТЛ логіки.

Виходи мікросхеми К561ЛН2 допускають навантаження на два  ТТЛ входи серії 74/К155.

Основні характеристики К561ЛН2 (при +25 C) представлені в таблиці 1.2.

 

 

Таблиця 1.2 –  Основні характеристики мікросхеми К561ЛН2

Характеристика	Значення
Напруга живлення	+3-+18 В
Час затримки	50нс
Струм споживання (статичний)	<2μA
Потужність  споживання	0,4 мкВт / вентиль
Час наростання	0/1 <120nS <90nS
Час спаду	1/0 <110nS <50nS
Робочий діапазон температур	-40C – +85 C
Аналог за характеристиками	CD4049

3.2 Розрахунок окремих функціональних вузлів

Розрахунок  схеми скидання. Початкова установка (апаратне скидання) мікроконтролера проводиться з метою запуску або перезапуску мікроконтролера після подачі на нього напруги живлення. Скидання здійснюється подачею на вхід RESET високого рівня і утриманням його протягом не менше двох машинних циклів. Цей сигнал може подаватися асинхронно по відношенню до внутрішнього тактування. Вхід RESET постійно опитується мікроконтролером в момент S5P2 кожного машинного циклу. Після сигналу скидання порти вводу-виводу знаходяться в незмінному стані протягом 19 тактових періодів, після чого в проміжку між 19-м і 31-м тактом переводяться в початковий "одиничний" стан. При цьому сигнали ALE і PSEN знаходяться в неактивному високому стані. По сигналу скидання мікроконтролер встановлює всі службові регістри в початковий стан. На вміст внутрішньої пам'яті даних сигнал RESET не впливає. При включенні живлення вона встановлюється в довільний стан. Тривалість сигналу RESET повинна бути не менше часу, необхідного для запуску внутрішнього генератора, плюс 2 машинних цикли. У свою чергу, час установки генератора залежить від частоти синхронізації і добротності кварцового резонатора. При частоті 10 МГц воно зазвичай становить близько 1 мкс.