Архитектура параллельных вычислений

      Для эффективной реализации конвейера  должны выполняться следующие условия:

• система выполняет повторяющуюся операцию;
• операция может быть разделена на независимые части;
• трудоемкость подопераций примерно одинакова.

      Количество  сегментов называют глубиной конвейера. Важным условием нормальной работы конвейера является отсутствие конфликтов, приводящих к простоям конвейера. Для этого объекты, поступающие в конвейер, должны быть независимыми. Если, например, операндом является результат предыдущей операции, возникают периоды работы конвейера ("конвейерные пузыри"), когда он пуст. "Пузырь" проходит по конвейеру, занимая место, но не выполняя при этом никакой полезной работы.

      Теоретически, максимально достижимое увеличение быстродействия, которое можно получить с помощью конвейера данных, определяется формулой ,

где п — количество операндов, загружаемых в конвейер, d — глубина конвейера.

Цикл  выполнения команды состоит из нескольких шагов:

1. Выборка  команды.

2. Декодирование  команды, вычисление адреса операнда  и его выборка.

3. Выполнение  команды.

4. Обращение  к памяти.

5. Запись  результата в память.

      Эти шаги могут выполняться на устройствах, организованных в конвейер (рис. 16), тогда обработка следующей команды  может начинаться, пока идет обработка  предыдущей команды. Для выполнения каждого этапа команды отводится  один такт и в каждом новом такте  начинается выполнение новой команды. Для хранения промежуточных результатов  каждого этапа используется быстрая  память (регистры). В результате, в  каждом такте будут выполняться  несколько (пять) команд и, несмотря на то, что время выполнения отдельной  команды несколько увеличится, производительность системы в целом возрастет.

Рисунок 16

      Для того чтобы задействовать все  сегментов конвейера, требуется такт. После этого достигается максимальная производительность.

      Казалось  бы, увеличение числа сегментов будет  увеличивать и скорость выполнения команд, однако с ростом глубины  конвейера увеличиваются затраты  времени на передачу информации между  сегментами и синхронизацию, возрастает сложность аппаратной части, труднее  избежать простоев конвейера.

      Простой конвейера команд вызывается ситуацией, когда очередную команду из потока команд нельзя загрузить в конвейер сразу, а по какой-либо причине приходится ожидать несколько тактов. Если очередная  команда в соответствующем ей такте не может быть выполнена, говорят  о конфликте. В этом случае команда ожидает своей очереди, а пропускная способность конвейера падает. Ожидать своей очереди приходится и всем последующим командам. Команды, уже загруженные в конвейер, продолжают выполняться.

      Принято выделять три типа конфликтов:

• структурные конфликты;
• конфликты по данным;
• конфликты по управлению.

      Причиной  структурных конфликтов является одновременный запрос на использование одного ресурса несколькими командами. Избежать частого повторения структурных конфликтов можно, дублируя некоторые ресурсы, используя разделение кэш-памяти для данных и команд и т. д. Однако это усложняет конструкцию процессора и значительно повышает его стоимость.

      Конфликты по данным являются следствием логической зависимости команд между собой и происходят, если для выполнения очередной команды требуется результат выполнения предыдущей команды. В этом случае команда не будет выполняться до тех пор, пока предыдущая команда не завершит свое выполнение и не передаст ей свой результат.

      Конфликты по управлению вызываются наличием в программах условных конструкций. Выполняемая ветвь условного оператора определяется только после вычисления условия ветвления. Если учесть, что в программах до трети операторов являются ветвлениями, потери производительности вследствие простоев по управлению могут быть большими. Условные переходы труднее поддаются оптимизации, но и здесь имеются способы повышения производительности конвейера при обработке условных переходов. 
 
 

2.5 Суперскалаярные  процессоры 

      Показателем эффективности работы конвейера  является среднее количество тактов на выполнение команды (CPI — Cycles Per Instruction). Чем меньше эта величина, тем выше производительность процессора. Идеальной  величиной является 1, однако значение CPI может быть и меньше единицы, если в одном такте параллельно  выполняются несколько команд. Параллельное выполнение команд реализовано в  суперскалярных процессорах и процессорах со сверхдлинным командным словом.

      Это позволяет делать и конвейер, но при этом команды должны находиться на различных стадиях обработки (в разных сегментах конвейера). Суперскалярный процессор не только включает возможность  конвейерной обработки, но и позволяет  одновременно выполнять несколько  команд в одном сегменте конвейера. Несколько команд одновременно могут  выполняться в течение одного такта.

      Суперскалярные  процессоры используют параллелизм  на уровне команд путем дублирования функциональных устройств и передачи в них нескольких команд из общего потока. Прежде всего, используют несколько  конвейеров, работающих параллельно. Правда, параллельное выполнение команд в суперскалярных процессорах не всегда возможно. Это  может быть следствием любой из трех причин.

• Конфликты по доступу к ресурсам. Возникают, если несколько команд одновременно обращаются к одному ресурсу. Это может быть регистр, оперативная память или что-нибудь еще. Эта ситуация аналогична структурным конфликтам. Снизить отрицательный эффект подобных ситуаций можно дублированием устройств.
• Зависимость по управлению. У зависимости по управлению есть два аспекта. Первый — это проблемы, связанные с обработкой ветвлений. Второй связан с использованием команд переменной длины. В этом случае выборку следующей команды нельзя сделать, пока не завершено декодирование предыдущей команды. Таким образом, суперскалярная архитектура более всего подходит для RISC-процессоров с их фиксированным форматом и длиной команд.
• Конфликты по данным. Причиной конфликтов по данным являются зависимости по данным между командами, когда очередная операция не может быть выполнена, если ей требуется результат предыдущей операции. Такая зависимость является свойством программы и не может быть исключена компилятором или с помощью каких-то аппаратных решений. Избежать простоев можно, загрузив узлы выполнением других команд, пока формируется результат предыдущей операции.

      Для разрешения возможных конфликтов используют методы внеочередной выборки и завершения команд, прогнозирование переходов, условное выполнение команд и др.

      В суперскалярных процессорах используется динамическое распределение команд, причем порядок их выборки может  не совпадать с порядком следования в программе, но при этом, разумеется, результат выполнения должен совпадать с результатом строго последовательного выполнения. Для эффективной реализации данного подхода последовательность команд, из которой производится выборка, должна быть достаточно большой — требуется довольно большое окно выполнения (Window of Execution).

      Окно  выполнения — это набор команд, которые являются кандидатами на выполнение в данный момент. Любая  команда из этого окна может быть взята для исполнения с учетом вышеупомянутых ограничений. Количество команд в окне должно быть максимально  большим.

      Основными компонентами суперскалярного процессора являются устройства для интерпретации  команд, снабженные логикой, позволяющей  определить, являются ли команды независимыми, и достаточное число исполняющих  устройств. В исполняющих устройствах  могут быть конвейеры.

      В суперскалярном процессоре в одном  такте может выполняться обработка  до восьми команд (например, в процессорах Pentium — две, а в процессорах UltraSPARC — четыре). Это значение изменяется в процессе работы, поскольку практически  неизбежные конфликты будут приводить  к простоям оборудования. В результате этого производительность суперскалярного  процессора оказывается переменной.

      Почти все современные микропроцессоры, включая Pentium, PowerPC, Alpha и SPARC — суперскалярные. Примером компьютера с суперскалярным процессором является IBM RISC/6000. При  тактовой частоте 62,5 МГц быстродействие системы на вычислительных тестах достигало 104 Мфлоп/с. (Мфлоп/с - "мегафлоп в секунду" единица измерения быстродействия процессора, составляющая один миллион  операций с плавающей точкой в  секунду). Суперскалярный процессор  не требует специальных векторизующих  компиляторов, хотя компилятор должен в этом случае учитывать особенности  архитектуры. 

2.6 Процессоры с сокращенным набором команд (RISC)

      В основе RISC-архитектуры (RISC — Reduced Instruction Set Computer) процессора лежит идея увеличения скорости его работы за счет упрощения  набора команд. Противоположную тенденцию  представляют CISC-архитектуры, процессоры со сложным набором команд (CISC — Complete Instruction Set Computer). Основоположником архитектуры CISC является компания IBM, а  в настоящее время лидером  в данной области является Intel (процессоры Pentium). Идеи RISC-архитектуры использовались еще в компьютерах CDC6600 (разработчики — Крей, Торнтон и др.). Оба варианта относятся к противоположным  границам семантического разрыва — увеличивающегося разрыва между программированием на языках высокого уровня и программированием на уровне машинных команд. В рамках CISC-подхода набор команд включает команды, близкие к операторам языка высокого уровня. В рамках RISC-подхода набор команд упрощается и оптимизируется под реальные потребности пользовательских программ.

      В основу RISC-архитектуры положены следующие  принципы и идеи. Набор команд должен быть ограниченным и включать только простые команды, время выполнения которых после выборки и декодирования  один такт или чуть больше. Используется конвейерная обработка. Простые RISC-команды  допускают эффективную аппаратную реализацию, в то время как сложные  команды CISC могут быть реализованы  только средствами микропрограммирования. Конструкция устройства управления в случае RISC-архитектуры упрощается, и это дает возможность процессору работать на больших тактовых частотах. Использование простых команд позволяет  эффективно реализовать и конвейерную  обработку данных, и выполнение команд.

      Сложные команды RISC-процессором выполняются  дольше, но их количество относительно невелико. Простые команды CISC-процессором  выполняются не очень быстро, что  объясняется сложностью реализации команд в данной архитектуре. В RISC-процессорах  небольшое число команд адресуется к памяти. Выборка данных из оперативной  памяти требует более одного такта. Большая часть команд работает с  операндами, находящимися в регистрах. Все команды имеют унифицированный  формат и фиксированную длину. Это  упрощает и ускоряет загрузку и декодирование  команд, поскольку, например, код операции и поле адреса всегда находятся в  одной и той же позиции. Переменные и промежуточные результаты вычислений могут храниться в регистрах. С учетом статистики использования  переменных, большую часть локальных  переменных и параметров процедур можно  разместить в регистрах. При вызове новой процедуры содержимое регистров  обычно перемещается в оперативную  память, однако, если количество регистров  достаточно велико, удается избежать значительной части длительных операций обмена с памятью, заменив их операциями с регистрами. Благодаря упрощенной архитектуре RISC-процессора, на микросхеме появляется место для размещения дополнительного набора регистров. Распределение регистровой памяти под переменные выполняется компилятором.

      Несмотря  на упомянутые преимущества RISC-архитектуры, нет простого и однозначного ответа на вопрос о том, что лучше — RISC или CISC. Так, например, для RISC-архитектуры  характерны повышенные требования к  оперативной памяти. Примером CISC-процессора является процессор Pentium (количество команд более 200, длина команды 1—11 разрядов, имеется 8 регистров общего назначения), а в качестве примера RISC-процессора можно привести SunSPARC (количество команд около 50, длина команды 4 разряда, имеется 520 регистров общего назначения).