Содержание 

 

1. Введение…………………………………………………………………..4
2. Разработка структурной схемы, выбор и обоснование

   схемотехнических   методов реализации устройства…………………..9

3. Разработка принципиальной структурной схемы……..……………....13
4. Расчёт источника вторичного питания………………………………...14
5. Заключение………………………………………………………………15
6. Список литературы……………………………………………………...16

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Разработка  структурной схемы, выбор и обоснование  схемотехнических методов  реализации устройства. 
 

         Рассмотрим реализация устройства  с помощью микросхем К115ПР6 и К115ПР7.

         Микросхемы К115ПР6 и К115ПР7(рис. 1) являются преобразователями двоично-десятичных слов в двоичные и двоичных слов в двоично-десятичные соответственно. Основа их – запоминающая матрица с организацией 32х8 (т.е. 256 бит). Матрицей управляет дешифратор адресов с 5  входами и 32 выходами.  

Микросхемы  К115ПР6 и К115ПР7: 

 

Схемы применения преобразователей: 

   

    Постоянные  ЗУ К115ПР6 и К115ПР7  являются самыми  быстродействующими из выше рассмотренных типов преобразователей. Но  это устройство ведет параллельное преобразование кодов, что не отвечает требованию курсовой работы.

    Реализация  последовательного преобразователя  с помощью микропроцессорного устройства есть очень распространенным методом.

    Микропроцессорное устройство является устройством обработки  цифровой информации, которое может  быть оснащено постоянным запоминающим устройством (ПЗУ), служит для программирования. Функционирование МПУ сводиться к следующей последовательности действий: получения данных от различных периферийных устройств, обработка данных и выдача данных на периферийные устройства (ПУ).

    Рассмотрим (рис. 2) структурную схему микропроцессорного устройства: 

      Шина адреса

           

                                                        Шина данных

    

    

      

    

    

                                                                                   Шина управления 

    

    Для выполнения этих действий в МПУ, кроме  микропроцессора, предусмотрены следующие  устройства: оперативная память (ОП), предназначена для хранения и  выдачи по запросам команд программ различных  данных, контролеры – устройства, обеспечивающие обмен данными различных ПУ с  микропроцессором и ОП. 

    Одной из существенных характеристик МПУ, влияющих на область их

    

    применения, является длина кода.    Распространенные в настоящее время МПУ можно  подразделить на 4-, 8-, 16-разрядные. Первые применяются в микрокалькуляторах, кассовых аппаратах, вторые -  в системах обработках данных, третья – в микро-ЭВМ широкого назначения.  

    Данный  тип преобразователя относительно быстродействующий, которое определяется структурой и технологиею исполнения МПУ. Также для работы с МПУ  требуются определенные навыки программирования, что требует более квалифицированный  персонал для работы с этими устройствами. 

    Рассмотрим  метод реализации последовательного преобразователя на основе  счетчиков на базе ТТЛ.

    Рассмотрим  структурную схему данного преобразователя: 

                                                                     Data                          

                                                          Data установка 

    

    

      
 
 

    Рассматриваемая схема производит счет по синхросигналу  от нуля до определенной установки. Если сигнал после счетчика СТ2 стает  равен сигналу Data установки, то это означает что счетчики СТ2  и СТ2/10 подсчитали одинаковое количество импульсов. Сигнал произведенный схемой сравнения записывается в регистр.

    Так как существуют реверсивные счетчики, то возможно реализовать проектируемое  устройство с помощью следующей  схемы: 

    

      

       

                               Data

    

    

    

    

      

      
 

    В данной схеме счет ведется от установки  до нуля. Схема сравнения сигналов находится в самом счетчике. Когда счетчик СТ2 досчитал до нуля, то блока управления  (БУ) дает сигнал о окончании счета и сигнал записывается в регистр. А также происходит сброс счетчика СТ2/10 в ноль и счетчик СТ2 может осуществлять повторную запись данных.

    В этом случае метод реализации проектируемого устройства отличается простотой конструкции устройства и его настройки, надежность и экономичностью. Недостаток этого устройства заключается в малом быстродействии относительного других рассматриваемых устройств. Данное устройство является самым оптимальным, для разработки структурной схемы преобразователя.       
 
 
 
 
 
 
 

    Введение

    Преобразователь восьмиразрядного двоичного кода в  двоично-десятичный состоит из пяти счетчиков на базе ТТЛ, два из них  ИЕ7 – двоичные, и три ИЕ6 –  десятичные, двух преобразователей уровня из ТТЛ в КМОП (К561ПУ4), генератора тактовых импульсов на основе микросхемы К155ЛН1

    Микросхемы  К155ИЕ6 и K155ИE7— четырехразрядные реверсивные счетчики, аналогичные по структуре. Счетчик ИЕ6 двоично- десятичный, а счетчик ИЕ7 – двоичный. Внутреннюю схему счетчика К155ИЕ7 можно изучить по рис 2. 

      

    Рис. 1

    На  рис. 1 показана цоколевка этих счетчиков. Импульсные тактовые входы для счета на увеличение С_U (вывод 5) и на уменьшение C_D (вывод 4) в этих микросхемах раздельные. Состояние счетчика меняется по положительным перепадам тактовых импульсов от низкого уровня к высокому на каждом из этих тактовых входов.

Рис.2 

    Для упрощения построения счетчиков  с числом разрядов, превышающим четыре, обе микросхемы имеют выводы окончания счета на увеличение (ТС_U, вывод 12) и на уменьшение (TC_D, вывод 13). От этих выводов берутся тактовые сигналы переноса и заема для последующего и от предыдущего четырехразрядного счетчика. Дополнительной логики при последовательном соединении этих счетчиков не требуется: выводы ТС_U и TC_D предыдущей микросхемы присоединяются к выводам С_U и C_D последующей. По входам разрешения параллельной загрузки РЕ и сброса R запрещается действие тактовой последовательности и даются команды загрузки четырехразрядного кода в счетчик или его сброса.

    В микросхемах ИЕ6 и ИЕ7 счетчики основаны на четырех двухступенчатых триггерах «мастер-помощник». Десятичный счетчик отличается от двоичного (см. его схему на рис. 2) внутренней логикой, управляющей триггерами. Счетчики можно переводить в режимы сброса, параллельной загрузки, а также синхронного счета на увеличение и уменьшение.

        

    

    Если  на вход C_D подается импульсный перепад от низкого уровня 
к высокому (дается команда на уменьшение — down), от содержимого 
счетчика вычитается 1. Аналогичный перепад, поданный на входе С_U, 
увеличивает (Up) счет нa 1. Если для счета используется один из этих 
входов, на другом тактовом входе следует зафиксировать напряжение 
высокого логического уровня. Первый триггер счетчика не может переключиться, если на его тактовом входе зафиксировано напряжение низкого уровня. Во избежание ошибок менять направление счета следует 
в моменты, когда запускающий тактовый импульс перешел на высокий 
уровень, т. е. во время плоской вершины импульса.  

    На  выходах ТС_U (окончание счета на увеличение, вывод 12) и TC_D (окончание счета на уменьшение, выход 13) портальный уровень—высокий Если счет достиг максимума (цифра 9 для ИЕ6 и 15 для ИЕ7), с приходом следующего тактового перепада на вход С_U   от высокого уровня к низкому (более 9 или более 15) на выходе ТС_U появится низкое напряжение. После возврата напряжения на тактовом входе С_U  к высокому уровню напряжение на выходе TC_D останется низким еще на время, соответствующее двойной задержка переключения логического элемента ТТЛ.

    Аналогично  на выходе TC_D появляется напряжение низкого уровня, если на вход C_D пришел счетный перепад низкого уровня Импульсные перепады от выходов ТС_U и TC_D служат, таким образом, как тактовые для последующих входов С_U и C_D при конструировании счетчиков более высокого порядка. Такие многокаскадные соединения счетчиков ИЕ6 и ИЕ7 не полностью синхронные, поскольку на последующую микросхему тактовый импульс передается с двойной задержкой переключения.

    Если  на вход разрешения параллельной загрузки РЕ (вывод 11) подать напряжение низкого уровня, то код, зафиксированный ранее на параллельных входах DO—D3 (выводы 15, 1, 10 и 9), загружается в счетчик и появляется на его выходах Q0—Q3 (выводы 3, 2, 6 и 7) независимо от сигналов на тактовых входах. Следовательно, операция параллельной загрузки — асинхронная.

    

    Параллельный  запуск триггеров запрещается, если на вход сброса R (вывод 14) подано напряжение высокого уровня. На всех выходах Q установится низкий уровень. Если во время (и после) операций сброса и загрузки придет тактовый перепад (от Н к В), микросхема примет его как счетный.

    Счетчики  К155ИЕ6 (74192) и К155ИЕ7 (74193) потребляют ток  102 мА. Маломощные варианты этих микросхем с переходами Шотки имеют ток потребления 34 мА. Максимальная тактовая частота 25 МГц; время задержки распространения сигнала от входа С_U   до выхода ТС_U 26 нc, аналогичные задержки от входа РЕ до выхода Q3 составляют 40 нc. Время действия сигнала сброса (от входа R до выходов Q) 35 нc. На рис.3а показана диаграмма работы десятичного счетчика ИЕ6, где обозначены логические переходы сигналов при счете на увеличение и уменьшение. Кольцевой счет возможен в пределах 0 ..9, остальные шесть состояний триггерам запрещены. Кольцо счета для двоичного счетчика ИЕ7 внутренних запретов не имеет (см. рис. 3б).

Рис. 3. Диаграммы  работы счетчиков ИЕ6, ИЕ7

    Составив определенную комбинацию входных сигналов, по табл 1 можно выбрать один из четырех режимов работы счетчика ИЕ6. Счет на увеличение здесь закончится при выходном коде ВННВ (9), уменьшение — при НННН (0) Аналогичные операции со счетчиком ИЕ7. Окончанию счета на увеличение здесь соответствует код ВВВВ (15), а на уменьшение — НННН (0). 

    Таблица 1.  Режимы счетчиков ИЕ6