Разработка МПС управленя

 

        
Содержание 
 
 

 

        Введение 

       В связи с распространением, удешевлением, и увеличением вычислительной мощности современных процессоров, стало выгодно использовать их в самых разнообразных областях техники. Одним из перспективных направлений является использование микропроцессорных средств в производстве различных силовых электрических преобразователей энергии. Замена СИФУ микропроцессорной системой позволяет решать такие задачи, которые были бы практически неразрешимы или привели к громоздкости системы управления, что повлекло бы за собой непременное снижение надежности в обычных аналоговых системах. Целью данной курсовой работы является проектирование тиристорного нереверсивного широтно-импульсного преобразователя  на базе микропроцессорного комплекта K1810 с техническими параметрами, указанными в задании.

 

        1 Разработка  функциональной схемы 

1.1 Описание принципа  работы преобразователя. Выбор элементов силовой части 

       Тиристорные регуляторы напряжения находят применение в  основном  в электроприводе переменного тока для питания  асинхронного двигателя.  Данный преобразователь  обеспечивает регулирование действующего напряжения вниз от номинального напряжения сети. Уменьшение напряжения питания АД позволяет регулировать скорость в небольших пределах, вниз от номинальной.

       В данной курсовой работе необходимо разработать  систему управления для трехфазного  ТРН  со встречно-параллельным включением тиристоров. Схема преобразователя состоит из шести тиристоров, включенные по два в каждой фазе (рисунок 1.1).

       

       Рисунок 1.1—Схема ТРН. 

       Напряжение  в каждой фазе регулируется путем  изменения угла (альфа) открытия тиристора(рисунок 1.2).

        Рисунок 1.2—Регулирование напряжения. 

 

        Тиристоры выбираем по среднему току, протекающему через них, и по  обратному напряжению.

       Средний ток тиристора: 

       I_d= = =37,5 А,   (1.1) 

где  I_dн—номинальный ток нагрузки;

       К_з—коэффициент запаса тока (по условию);

       К_охл—коэффициент, учитывающий условия охлаждения;

       m—число тиристоров в  фазе.

       Величина  расчетного значения обратного напряжения для тиристора: 

       U_p=К_з*U_обр.max=1,4*(1,41*220)=436 В,   (1.2) 

где К_з=1,4—коэффициент, учитывающий возможное перенапряжение.

       U_обр.max—максимальное обратное напряжение: 

       U_обр.max=1,41*U_ф,     (1.3) 

       Выбираем  тиристор по следующим параметрам:

• I_н 37,5 А;
• U_н 436 В

       Выбираем  оптотиристор со следующими параметрами:

• Наименование—2ТО142-400-7.
• Максимальный ток—40 А.
• Номинальное напряжение—700 В.
• Ток управления—150 мА.
• Напряжение управления—2,5 В.

 

       1.2 Описание функциональной  схемы системы  управления 

       Функциональная  схема имеет следующий вид, приведенный  на рисунке 1.3.

       Описание  функциональной схемы:

       На  данной схеме можно выделить следующие  блоки:

• Устройство ввода (УВ). Необходимо для ввода управляющего воздействия (угла управления тиристорами), а также для блокировки управляющих воздействий
• Средство отображения информации (СОИ). Отображение введенного значения угла управления, сигнала  готовности системы.
• Аналого-цифровой преобразователь (АЦП). Предназначен для введения задающего аналогового сигнала.
• Распределитель сигналов осуществляет взаимодействие первых трех функциональных блоков с внутренней магистралью связи.
• Процессор и запоминающее устройство (ЗУ) выполняют функции управления, т. е. обработку сигналов, поступающих по внутренней магистрали связи, и преобразование их в различного рода управляющие воздействия.
• Блок синхронизации осуществляет синхронизацию работы ФСУ с сетью.
• Фазосдвигающее устройство. Осуществляет выдержку времени, равную длительности угла управления, производит согласование с силовыми элементами преобразователя (ТРН).
• Тиристорный регулятор напряжения (ТРН) – силовой преобразователь электрической энергии переменного тока.

 

       Рисунок 1.3– Функциональная схема системы. 

 

        2 Разработка  аппаратной части 

       2.1 Краткое описание  МП комплекта 

       Микропроцессорный комплект БИС серии К1810 предназначен для построения как простейших одноплатных микроЭВМ общего назначения, так и мощных мультипроцессорных систем. Комплект используется в системах управления технологическими процессами, производственным оборудованием и промышленными роботами, в контрольно-измерительных комплексах и в информационно-измерительных системах.

       В состав комплекта К1810 входят микросхемы, приведенные в таблице 2.1:

       Таблица 2.1 

Тип БИС	Назначение	Технология
К1810ВМ86	Центральный процессор	n-МДN
К1810ВМ88	Центральный процессор  с 8-битовой внешней шиной данных	n-МДN
К18ЮВМ87	Арифметический  сопроцессор	n-МДN
К1810ВМ89	Специализированный  процессор ввода - вывода	n-МДN
К1810ГФ84	Генератор тактовых сигналов	ТТЛШ
К1810ВГ88	Системный контроллер	ТТЛШ
К1810ВБ89	Арбитр системной  шины	ТТЛШ
К1810ВТ02	Контроллер  динамической памяти (16К)	n-МДN
К1810ВТ0З	Контроллер  динамической памяти (84К)	n-МДN
К1810ВИ54	Интервальный  таймер	n-МДN
К1810ВТ37	Усовершенствованный контроллер прямого доступа к  памяти	n-МДN
К1810ВН59	Программируемый контроллер прерываний	n-МДN
К1810ИР82/83	Регистр-защелка	ТТЛШ
К1810ВА86/87	Шинный формирователь	ТТЛШ

 

       Нагрузочная способность каждого выхода БИС  относительно невелика и соответствует  одному входу микросхемы, выполненной  по стандартной ТТЛ-технологии. Поэтому практически всегда выходные сигналы БИС необходимо буферизировать с помощью внешних схем, обеспечивающих требуемую нагрузочную способность.

       Предельно допустимые условия эксплуатации МПК  БИС: температура окружающей среды: 0...70 °С; напряжение на любом выводе относительно корпуса -1,0...+7 В.

       Центральный процессор К1810ВМ86 осуществляет общую  обработку данных и управление блоками  системы в соответствии с заданной программой. Характерной особенностью МП К1810ВМ86 является возможность частичной реконфигурации аппаратной части для обеспечения работы в двух режимах — минимальном и максимальном.

       Н минимальном режиме МП формирует все сигналы для управления внутрисистемным интерфейсом МПС и используется для построения однопроцессорных контроллеров и микроЭВМ. При этом для построения блока центрального процессора используется малое число ИС: генератор К1810ГФ84, буферные регистры К1810ИР82/83 и шинные формирователи К1810ИР86/87. В максимальном режиме МП используется для построения многопроцессорных систем (МПС), в которых сигналы управления шиной вырабатываются системным контролером К1810ВГ88 на основании кода, сформированного МП.

       Центральный процессор К1810ВМ88 в отличие от К1810ВМ86 имеет 8-битовую внешнюю шину данных, что, в частности, дает возможность вводить его в системы, ранее

 

разработанные для МП К580ВМ80. Арифметический сопроцессор  К1810ВМ87, называемый также сопроцессором  числовых данных, подключается параллельно центральному процессору и выполняет предназначенные ему команды из общего с ЦП потока команд. Оба процессора фактически работают попеременно, причем сопроцессор является зависимым от центрального процессора. Процессор ввода—вывода К1810ВМ89 и ЦП являются независимыми, и каждый из них выполняет собственный поток команд, что позволяет распараллелить выполнение программы.

       Центральный процессор имеет встроенные средства для координации работы процессоров  обоих типов в многопроцессорной  системе. Эти средства позволяют осуществлять разделение и отключение магистралей с помощью сигналов по линиям запроса — представления канала, а также с помощью БИС арбитра магистрали К1810ВБ89.

       Для организации системы приоритетных прерываний предусмотрен программируемый  контроллер прерываний (ПКП) типа К1810ВН59А, который отличается от аналогичной БИС К580ВН59 тем, что способен работать в системах, построенных на основе МП серий К1810 и К580. Для практической реализации ОЗУ большой емкости на основе динамических БИС памяти целесообразно применять контроллеры К1810ВТ02 или К1810ВТОЗ, которые обеспечивают управление памятью и регенерацию ее содержимого.

       Большую роль в реализации функций интерфейса внешних устройств в МПС, выполненных  на базе К1810, выполняют программируемые  БИС интерфейсов и контроллеров семейства К580, в которой все  соответствующие БИС изготовлены по технологии n-МДП.

       Микросхема  К1810ВМ86 представляет собой однокристальный 16-битовый МП, выполненный по высококачественной n-МОП-технологии. Кристалл микросхемы с геометрическими размерами 5,5Х5,5 мм содержит около 29000 транзисторов и потребляет 1,7Вт от источника питания +5 В. Схема выпускается в 40-выводном корпусе. Синхронизируется однофазными импульсами с частотой повторения 5 МГц от внешнего тактового генератора. Основные операции обработки данных (сложение, вычитание, логические действия) типа регистр — регистр выполняются за три такта, что обеспечивает быстродействие 1,66- 10⁶ оп./с при периоде тактовых импульсов 200 нc. С максимальной быстротой (за два такта) выполняются регистровые пересылки, а также некоторые однооперандные команды (например, сдвиг на один бит, инкремент, декремент, управление флагами).

       Микропроцессор  К1810ВМ86 (далее обозначен для краткости  ВМ86) содержит 14 16-битовых внутренних регистров и образует 16-битовую  шину данных для связи с внешней  памятью и портами ввода—вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт =2²⁰= 1 048 576 байт. Пространство памяти разделяется на сегменты по 64 Кбайт, причем в любой момент времени МП может обращаться к ячейкам четырех сегментов, которые программно выбраны в качестве текущих. Сегментация памяти обеспечивает удобный механизм вычисления физических адресов и способствует модульному проектированию программного обеспечения, что упрощает программирование и отладку.

       Для сокращения необходимого числа выводов  БИС младшие 16 адресных линий мультиплексированы во времени с линиями данных и  составляют единую шину адреса/данных (ШАД). Четыре старшие адресные линии  аналогично мультиплексированы с линиями  состояния. Чтобы сигналы этих линий можно было использовать в системе, их обязательно разделяют с помощью внешних схем, т. е. осуществляют демультиплексирование шин.

       При выполнении операций ввода — вывода используются 8- или 16-битовые адреса, так что кроме доступа к основной памяти МП может обращаться к портам (регистрам ввода—вывода), суммарная емкость памяти которых составляет 64 Кбайт. В БИС ВМ86 реализована многоуровневая система прерываний по вектору с числом векторов до 256. Адреса подпрограмм прерывания занимают область емкостью 1 Кбайт, которая располагается в памяти, начиная с младших адресов. Предусмотрена также организация прямого доступа к памяти, при котором МП прекращает работу и переводит в третье состояние шины адреса, данных и управления.