Разработка двухадресного процессора, способного выполнять операции с фиксированной точкой

Устройство управления основано на микропрограммном принципе (БУ). Входными данными для микропрограммного устройства управления являются код операции (КОп), и способ адресации, которые задают используемую для данной команды микропрограмму, также входными являются осведомительные сигналы, которые могут изменять течение микропрограммы и поступают от регистра флагов, внешних устройств и т.д. Результатом работы БУ являются управляющие сигналы, которые поступают во все блоки микропроцессора и координируют их работу.

Регистровая память является сверхоперативной памятью, в которой хранятся данные для текущих команд. Регистровая память содержит восемь 32-х разрядных регистра. Адрес регистра поступает в 3-х разрядный регистр адреса регистровой памяти (РгАРП), а записываемые/считываемые данные в 32-х разрядный информационный регистр регистровой памяти (РгИРП).

Кроме того, в микропроцессоре можно выделить следующие регистры:

- счетчик команд, 26 разрядный регистр, в котором хранится адрес оперативной памяти, по которому расположена следующая команда;

- регистр флагов, 16 разрядный регистр, в котором хранятся признаки результата выполнения следующей команды (признак нуля, знака, переполнения и т.п.);

- регистр команд, 32 разрядный регистр, в котором хранится команда, поступившая на выполнение;

Процессор общается с памятью по системной шине. Она является совмещенной, то есть адрес и данные передаются по одним проводам, но моменты передачи разделены по времени.

При выполнении очередной команды адрес, хранящийся в счетчике команд, посылается в регистр адреса ОП (РгАОП), данные, хранящиеся по этому адресу, извлекаются в информационный регистр ОП (РгИОП) и посылается в процессор, где помещается в регистр команд. Части команды, содержащие КОП и способ адресации посылаются в БУ, которое на их основе определяет дальнейшие действия. Адресная часть команды может быть передана в ОП или РП для получения операнда, или в счетчик команд для совершения переходов в программе. После завершения выполнения команды счетчик команд увеличивается на длину команды и начинает выполнение следующей операции.

6.1. Регистровая архитектура.

Процессор включает в себя массив регистров общего назначения (РОН). Эти регистры предназначены для недавно использовавшихся данных.

Размер регистров обычно фиксирован и совпадает с размером машинного слова. В данном случае длина машинного слова равна 32 битам (по заданию).  К любому регистру можно обратиться, указав его номер. Количество РОН в архитектурах типа CISC обычно невелико (от 8 до 32), и для представления номера конкретного регистра необходимо не более пяти разрядов, благодаря чему в адресной части команд обработки допустимо одновременно указать номера двух, а зачастую и трех регистров (двух регистров операндов и регистра результата).

Регистровая архитектура допускает расположение операндов в одной из двух запоминающих сред: основной памяти или регистрах. С учетом возможного размещения операндов выделяют три подвида команд обработки:

o              регистр-регистр;

o              регистр-память;

o              память-память.

В варианте «регистр-регистр» операнды могут находиться только в регистрах. В них же засылается и результат. Подтип «регистр-память» предполагает, что один из операндов размещается в регистре, а второй в основной памяти. Результат обычно замещает один из операндов. В командах типа «память-память» оба операнда хранятся в основной памяти. Поскольку команды типа «регистр-память» характерны для CISC-машин, далее приведены достоинства и недостатки этого подтипа:

Плюсы:

- данные могут быть доступны без загрузки в регистры процессора;

- простота кодирования команд;

- объектный код получается достаточно компактным.

Минусы:

- потеря одного из операндов при записи результата;

-  длинное поле адреса памяти в коде команды сокращает место под номер регистра, что ограничивает общее число РОН;

- среднее количество тактов, приходящее на одну команду, зависит от места размещения операнда.

6.2. Устройство управления.

Известны два подхода к построению логики формирования функциональных импульсов. Один из них: каждой операции процессора соответствует набор логических схем, выполненных на диодах, транзисторах и т.д. и определяющих, какой функциональный импульс  и в каком такте должен быть возбужден. Такой принцип управления операциями получил название "жесткой" или "запаянной" логики и широко применяется во многих компьютерах.

Другой принцип организации управления, который выбран нами в данной курсовой работе: каждой микрооперации ставится в соответствие слово (или часть слова), называемое микрокомандой и хранимое в памяти подобно тому, как хранятся в памяти команды обычного компьютера. Здесь команде соответствует микропрограмма, т.е. набор микрокоманд, указывающих, какие функциональные импульсы и в какой последовательности необходимо возбуждать для выполнения данной операции. Такой подход получил название микропрограммирования или "хранимой логики". Это подчеркивает тот факт, что в микропрограммном компьютере логика управления реализуется не в виде электронной схемы, а в виде закодированной информации, находящейся в каком-то регистре.

Устройство управления является функционально наиболее сложным устройством вычислительной машины. Оно вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций во все блоки машины. Остановимся на описании основных узлов УУ.

Регистр команд - запоминающий регистр, в котором хранится код команды: код выполняемой операции и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части МП, в блоке регистров команд. В РК команда хранится в течение всего времени ее выполнения. В РК команда хранится в течение всего времени ее выполнения. Как уже отмечалось ранее, любая команда содержит два поля: поле кода операции и поле адресной части. Учитывая это обстоятельство, регистр команды иногда рассматривают как совокупность двух регистров —регистра кода операции (РКОп) и регистра адреса (РА), в которых хранятся соответствующие составляющие команды.

Дешифратор операций - логический блок, выбирающий в соответствии с поступающим из регистра команд кодом операции (КОП) один из множества имеющихся у него выходов.

Регистр адреса памяти (РАП) предназначен для хранения адреса ячейки основной памяти вплоть до завершения операции (считывание или запись) с этой ячейкой. Наличие РАП позволяет компенсировать различия в быстродействии ОП и прочих устройств машины.

Счетчик команд - устройство (двоичный счетчик) служит для вычисления адреса следующей команды программы. В самом начале вычислений в счетчик команд заносится адрес ячейки памяти, где хранится начальная команда. Для вычисления следующей команды счетчик команд прибавляет к текущему значению длину команды, которая выполняется.

Постоянное запоминающее устройство микропрограмм - хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК операций обработки информации. Импульс по выбранному дешифратором операций в соответствии с кодом операции считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов.

6.3. Арифметико-логическое устройство.

Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Функционально АЛУ состоит обычно из двух регистров, сумматора и схем управления (местного устройства управления). Сумматор - вычислительная схема, выполняющая процедуру сложения поступающих на ее вход двоичных кодов; Регистры - быстродействующие ячейки памяти. При выполнении операций в Рг1 помещается первое число, участвующее в операции, а по завершении операции - результат; в Рг2 - второе число, участвующее в операции (по завершении операции информация в нем не изменяется). АЛУ выполняет арифметические операции (+, -, *,:) только над двоичной информацией с запятой, фиксированной после последнего разряда, т.е. только над целыми двоичными числами. В данной курсовой работе АЛУ реализует операцию сложения.

6.4. Основная память.

Это вид памяти, к которой ЦП может обращаться непосредственно. Информация из внешних источников может быть доступна только после того, как будет переписана в ОП.  Основная память может включать в себя как оперативные запоминающие устройства (ОЗУ), так и постоянные (ПЗУ). ОЗУ служит для хранения информации, непосредственно участвующей в вычислительном процессе. Из ОЗУ в процессор поступают коды и операнды, над которыми производятся предусмотренные программой операции, из процессора в ОЗУ направляются для хранения промежуточные и конечные результаты обработки информации. ОЗУ имеет сравнительно большую ёмкость и высокое быстродействие.

6.5. Системная шина.

Системная шина. Это основная интерфейсная система компьютера, обеспечивающая сопряжение и связь всех его устройств между собой.

Системная шина включает в себя:

        кодовую шину данных (КШД), содержащую провода и схемы сопряжения для параллельной передачи всех разрядов числового кода (машинного слова) операнда;

        кодовую шину адреса (КША), включающую провода и схемы сопряжения для параллельной передачи всех разрядов кода адреса ячейки основной памяти или порта ввода-вывода внешнего устройства;

        кодовую шину инструкций (КШИ), содержащую провода и схемы сопряжения для передачи инструкций (управляющих сигналов, импульсов) во все блоки машины;

Системная шина обеспечивает три направления передачи информации:

1) между микропроцессором и основной памятью;

2) между микропроцессором и портами ввода-вывода внешних устройств;

3) между основной памятью и портами ввода-вывода внешних устройств (в режиме прямого доступа к памяти).

Управление системной шиной осуществляется микропроцессором непосредственно, либо, что чаще, через дополнительную микросхему - контроллер шины, формирующий основные сигналы управления.

6.6. Кэш-память.

КЭШ-память - высокоскоростная память сравнительно большой емкости, являющаяся буфером между ОП и МП и позволяющая увеличить скорость выполнения операций. Регистры КЭШ-памяти недоступны для пользователя, отсюда и название КЭШ (Cache), в переводе с английского означает "тайник".

В КЭШ-памяти хранятся данные, которые МП получил и будет использовать в ближайшие такты своей работы. Быстрый доступ к этим данным и позволяет сократить время выполнения очередных команд программы. При выполнении программы данные, считанные из ОП с небольшим опережением, записываются в КЭШ-память.

Микропроцессоры начиная от МП 80486 имеют свою встроенную КЭШ-память (или КЭШ-память 1-го уровня), чем, в частности, и обусловливается их высокая производительность. Микропроцессоры Pentium и Pentium Pro имеют КЭШ-память отдельно для данных и отдельно для команд, причем если у Pentium емкость этой памяти небольшая - по 8 Кбайт, то у Pentium Pro она достигает 256 - 512 Кбайт.

Следует иметь в виду, что для всех МП может использоваться дополнительная КЭШ-память(КЭШ-память 2-го уровня), размещаемая на материнской плате вне МП, емкость которой может достигать нескольких мегабайтов.

В данной курсовой работе используется КЭШ-память 1-ого уровня объемом 64Кбайт.

7. Функциональная схема.

   В функциональной  электрической схеме, представленной в приложении 2, используются следующие регистры и блоки памяти:

1.   РгAОП[25/0] – регистр адреса ОП.

2.   РгИОП[31/0] – информационный регистр ОП.

3.   РгAРП[2/0] – регистр адреса РП.

4.   РгИРП[31/0] – информационный регистр РП.

5.   СчК[25/0] – счетчик команд для хранения и формирования адреса текущей команды.

6.   РгФ[15/0] – регистр флагов для хранения результатов команд.

7. Рг1[31/0], Рг2[31/0] – входные регистры сумматора, разрядность которых определяется     разрядностью RИОП.

8.   РгС[31/0] – регистр суммы для фиксации и хранения результата.

9.   РгK[31/0] – регистр команд для приема и хранения команды.

10. СА[25/0] – сумматор адресов

  Для выполнения микроопераций суммирования используем комбинационный   параллельный сумматор - СМ[32/0]. 32-ой и 31-ый разряды – знаковые разряды.   Для приема информации на регистре и ее выдачи используем линейки схем ‘И’, на одни входы подается поразрядно информация, а на другие входы – управляющий сигнал.

  Для вычисления адреса 1-го операнда используем сумматор адресов – СA[25/0].

   Блок управления (БУ) формирует последовательность сигналов управления, в соответствии с которыми производятся все действия, необходимые для выборки из памяти и выполнения команд. Исходной информацией для БУ служат: код операции, способ адресации, состояние флагов, характеризующих результат предшествующих вычислений, а также внешние запросы.

   Далее в таблице 2 приведены условные сигналы и их описание.