Разработка блока внутренней памяти процессорной системы

Министерство науки и образования  Республики Казахстан

Северо-Казахстанский  государственный университет

имени академика М. Козыбаева

Факультет энергетики и  машиностроения

Кафедра радиоэлектроники и телекоммуникаций

 

 

 

Пояснительная записка

к  курсовой работе

по дисциплине: «Цифровые устройства и микропроцессоры»

на тему: «Разработка блока внутренней памяти процессорной системы»

Вариант № 26

 

 

 

 

 

Выполнил: студент гр. РЭТ-05-1

         Букалов И. П.

  Проверил: преподаватель

    Федулова Е.В.

 

 

 

_________________                                       ______.______          _________

оценка                                                                       дата                подпись

 

 

 

Петропавловск 2007

Техническое задание

 

Построить внутреннюю память процессорной системы, состоящую из ПЗУ и статического ОЗУ.

Разрядность ША – 20, ШД – 8.

Адреса, покрываемые ПЗУ - 00000H×1FFFFH

Адреса, покрываемые ОЗУ – 0A0000H×0BFFFFH

Емкость микросхемы ПЗУ - 64К ´ 8

Емкость микросхемы ОЗУ - 128К ´ 4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Содержание

 

1 Введение……………………………………………………………………4

2 Общая структура МПС……………………………………………………5

3 Подсистема памяти МПС…………………………………………………7

4 Устройства памяти………………………………………………………...9

5 Статические ОЗУ. Принципы построения……………………………...11

6 Принцип записи/чтения информации…………………………………...13

7 Построение пространства памяти заданного объема…………………..14

8 Определение емкости ПЗУ и ОЗУ ...……………………………………16

9 Определение ПЗУ и ОЗУ………………………………………………...19

10 Общая структура  памяти……………………………………………….21

11 Заключение………………………………………………………………22

Список литературы…………………………………………………………23

Приложение…..…..………………………………………………………...24

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1 Введение

 

Целью дисциплины «Цифровые  устройства и микропроцессоры» является изучение принципов построения цифровых устройств различной функциональной сложности – от логических элементов до микропроцессоров и микро - ЭВМ.

Компактная микроэлектронная “память” широко применяется в  современной электронной аппаратуре самого различного назначения. В ПК память определяют как функциональную часть, предназначенную для записи, хранения и выдачи команд и обрабатываемых данных. Комплекс технических средств, реализующих функцию памяти, называют запоминающим устройством (ЗУ). Для обеспечения работы процессора (микропроцессора) необходимы программа, т. е. последовательность команд, и данные, над которыми процессор производит предписываемые командами операции. Команды и данные поступают в основную память ЭВМ через устройство ввода, на выходе которого они получают цифровую форму представления, т. е. форму кодовых комбинаций О и 1. Основная память, как правило, состоит из ЗУ двух видов оперативного (ОЗУ) и постоянного (ПЗУ).Оперативное ЗУ предназначено для хранения переменной информации, оно допускает изменение своего содержимого в ходе выполнения процессором вычислительных операций с данными. Это значит, что процессор может выбрать (режим считывания) из ОЗУ код команды и данные и после обработки поместить в ОЗУ (режим записи) полученный результат.

Данной курсовая работа посвящена изучению блока памяти. А именно, задача состоит в построении пространства памяти заданного объема и конфигурации.

 

 

 

2 Общая структура МПС

 

Микропроцессор (МП) –  центральная часть любой микропроцессорной  системы (МПС) – включает в себя арифметико-логическое устройство (АЛУ) и центральное управляющее устройство (ЦУУ), реализующее командный цикл. МП может функционировать только в составе МПС, включающей в себя, кроме МП, память, устройства ввода/вывода, вспомогательные схемы (тактовый генератор, контроллеры прерываний и прямого доступа к памяти (ПДП), шинные формирователи, регистры-защелки и др.

В любой МПС можно  выделить следующие основные части (подсистемы):

• процессорный модуль;
• память;
• внешние устройства (внешние ЗУ + устройства ввода/вывода);
• подсистему прерываний;
• подсистему прямого доступа в память.

 

 

Рисунок 1 – Структура  МПС с интерфейсом "Общая шина"

 

Связь между процессором  и другими устройствами МПС может  осуществляться по принципам радиальных связей, общей шины или комбинированным способом. В однопроцессорных МПС, особенно 8- и 16-разрядных, наибольшее распространение получил принцип связи "Общая шина", при котором все устройства подключаются к интерфейсу одинаковым образом (Рисунок 1).

Все сигналы интерфейса делятся на три основные группы – данных, адреса и управления. Многочисленные разновидности интерфейсов "Общая шина" обеспечивают передачу по раздельным или мультиплексированным линиям (шинам). Например, интерфейс Microbus, с которым работают большинство 8-разрядных МПС на базе i8080, передает адрес и данные по раздельным шинам, но некоторые управляющие сигналы передаются по шине данных. Интерфейс Q-bus, используемый в микро-ЭВМ фирмы DEC (отечественный аналог – микропроцессоры серии К1801) имеет мультиплексированную шину адреса/данных, по которой эта информация передается с разделением во времени. Естественно, что при наличии мультиплексированной шины в состав линий управления необходимо включать специальный сигнал, идентифицирующий тип информации на шине.

Обмен информацией по интерфейсу производится между двумя устройствами, одно из которых является активным, а другое – пассивным. Активное устройство формирует адреса пассивных устройств и управляющие сигналы. Активным устройством выступает, как правило, процессор, а пассивным – всегда память и некоторые ВУ. Однако иногда быстродействующие ВУ могут выступать в качестве задатчика (активного устройства) на интерфейсе, управляя обменом с памятью.

Концепция "Общей шины" предполагает, что обращения ко всем устройствам МПС производится в едином адресном пространстве, однако, в целях расширения числа адресуемых объектов, в некоторых системах искусственно разделяют адресные пространства памяти и ВУ, а иногда даже и памяти программ и памяти данных.

 

 

 

3 Подсистема памяти МПС

 

Распределение адресного пространства.

Объем адресного пространства МПС с интерфейсом "Общая шина" определяется главным образом разрядностью шины адреса и, кроме того, номенклатурой  управляющих сигналов интерфейса. Управляющие сигналы могут определять тип объекта, к которому производится обращение (ОЗУ, ВУ, стек, специализированные ПЗУ и др.). В случае если МП не выдает сигналов, идентифицирующих пассивное устройство (или они не используются в МПС), – для селекции используются только адресные линии. Число адресуемых объектов составляет в этом случае 2^k, где k - разрядность шины адреса. Будем называть такое адресное пространство "единым". Иногда говорят, что ВУ в едином адресном пространстве "отображены на память", т.е. адреса ВУ занимают адреса ячеек памяти. Пример организации селекции устройств в едином адресном пространстве МПС на базе i8080 и распределение адресного пространства показаны на рисунке 2 и рисунке 3 соответственно.

 

 

Рисунок 2 – Структура единого адресного пространства

 

 

 

 

 

 

 

 

0000 0FFF	1000 FEFF	FF00 FFFF
ПЗУ 4К	ОЗУ до 59,75К	ВУ 0,25К

 

Рисунок 3 – Пример распределения  единого адресного пространства

При небольших объемах  памяти в МПС целесообразно использовать некоторые адресные линии непосредственно в качестве селектирующих (Рисунок 4), что позволяет уменьшить объем оборудования МПС за счет исключения селектора адреса. При этом, однако, адресное пространство используется крайне неэффективно.

При использовании информации о типе устройства, к которому идет обращение, можно одни и те же адреса назначать для разных устройств, осуществляя селекцию с помощью управляющих сигналов.

Так, большинство МП выдают в той или иной форме информацию о типе обращения. В результате в большинстве интерфейсов присутствуют отдельные управляющие линии для обращения к памяти и вводу/ выводу, реже - стеку или специализированному ПЗУ. В результате суммарный объем адресного пространства МПС может превышать величину 2^k.

 

Рисунок 4 – Использование адресных линий для прямой селекции устройств

 

4 Устройства памяти

 

Устройства памяти микропроцессорной  системы (МПС) могут быть внешними (винчестер, дисковод, CD-ROM и т.д.) и внутренними (ОЗУ, ПЗУ).

В данной курсовой работе рассматривается внутренняя память МПС, которая может быть:

• постоянной (ROM) или ПЗУ,
• оперативной (RAM) или ОЗУ.

В свою очередь ПЗУ  по способу записи/перезаписи информации различаются следующим образом.

ПЗУ – постоянные запоминающие устройства, в основу которых положены диодные матрицы. Матрицы прожигаются на заводе-изготовителе, пользователь ничего изменить не может (рисунок 5). При подаче U > U_доп диод сгорает, остается перемычка; при сгоревшем диоде U_узла = 0; при функционирующем диоде U_узла = 1

ППЗУ – перепрограммируемые  ПЗУ (матрицы поставляются пользователю с уровнем 1 во всех узлах, пользователь может только один раз прожечь матрицу по своей программе).

РПЗУ – репрограммируемые (т.е. многократно программируемые) ПЗУ.

 

Рисунок 5 – Элемент диодной матрицы.

 

 

По способу стирания информации РПЗУ могут быть: ультрафиолетовыми и электрическими.

Оперативные запоминающие устройства ОЗУ могут быть: динамическими (DRAM) и статическими (SRAM).

В динамических ОЗУ, построенных  на МОП-транзисторных ячейках с  дополнительной емкостью, информация после считывания пропадает, поэтому требуется ее регенерация (восстановление), а значит, такие ОЗУ при своей очевидной дешевизне имеют низкое быстродействие.

Статические ОЗУ, построенные  на триггерных ячейках, хранят информацию после считывания и регенерации не требуют, имеют высокое быстродействие, хотя и существенно дороже динамических ОЗУ.

Современные схемы ОЗУ  сочетают в себе обе технологии (SDRAM).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5 Статические ОЗУ. Принципы построения

Рисунок 6 – Микросхема статической памяти

 

Шина адреса (рисунок 6) подключается к микросхеме памяти по N адресным входам: A₀ – A_{N –1}.

Шина данных подключается по входам/выходам D, количество которых  зависит от того, сколько матриц размещено в кристалле.

CS – вход выборки кристалла, управляет подключением буфера данных к шине.

 – вход запись/чтения, определяет  подключение входного или выходного буфера данных к шине данных.

Рассмотрим принцип  выбора ячейки памяти по адресу.

Входы адресной шины подключаются к дешифраторам (DC) строки и столбца матрицы. Предположим, что к микросхеме подключается четыре адресных линии (А₀ – А₃), причем линии А₀, А₁ подаются на DC строки, а линии А₂, А₃ – на DC столбца.

 

 

 

а)

б)

Рисунок 7– Выбор ячейки по адресу: а – триггера; б – элемента матрицы

 

Предположим, что на адресных входах указан адрес 9, т.е. 1001.

Таким образом, DC строки по А₀ =1, А₁ =0 установит 1 на выходе 1, а DC столбца по А₂ =0, А₃ =1 установит 1 на выходе 2.

Во всех узлах матрицы  расположены триггеры. Вход синхронизации  триггера и его выход на общую  для данной матрицы линию данных подключаются, как показано на рисунке 7, а.

Очевидно, что функционировать  будет только тот триггер, у которого на входы элемента И от DC строки и DC столбца попадут 1.

В нашем случае будет  выбран элемент матрицы, обведенный в кружок (рисунок 7, б).