Автор: Пользователь скрыл имя, 04 Мая 2012 в 00:36, реферат
Развитие реконфигурируемого вычисления приходится на конец 80-ых годов. Преимуществом реконфигурируемого вычисления являлась способность обеспечения создания принципиально новых процессоров и упрощение процедуры адаптации архитектуры этих процессоров к требованиям решаемой задачи до уровня выполнения тривиальной, скрытой от пользователя программы.
ВВЕДЕНИЕ
1 Реконфигурируемые вычисления
1.1 Классификация реконфигурируемых устройств
1.1.1 Полевая настройка
1.1.2 Медленные системы адаптации
1.1.3 Быстрая адаптация
1.2 Типы аппаратных исполнений реконфигурируемых блоков
1.2.1 Тип FPGA +
1.2.2 Реконфигурируемая система на P-ASSP
1.2.3 Параллельный массив процессоров
1.3 FPFA устройство
2 Архитектура ACM фирмы QuickSilver
3 Реконфигурируемый процессор фирмы Elixent
4 Сводная таблица для рассмотренных вариантов реконфигурируемых устройств
ЗАКЛЮЧЕНИЕ
Список используемой литературы
К сожалению, как видно из таблицы, характер маршрута проектирования ASIC ограничивает реконфигурацию микросхем, однако они имеют существенное преимущество по площади и потребляемой мощности перед FPGAs. Для проектов, которые должны приспособиться к изменяющимся наборам данных и эксплуатационным режимам, программируемые компоненты, должны быть включены в целевую систему, сокращая доступный параллелизм.
Таблица 1
Сравнительные характеристики реконфигурируемых устройств
Итак, сравнение характеристик, представленных в таблице 1, показывает, что архитектура ACM оптимальна для реконфигурируемых устройств. Однако процессор с реконфигурируемым алгоритмом фирмы Elixent содержит в своем начинании идею о реконфигурации шин данных.
ЗАКЛЮЧЕНИЕ
Анализ литературы показывает, что в связи с быстрым развитием мобильных связных терминалов, включающих так же мультимедийные функции, большинство фирм предлагают реконфигурируемые устройства, прежде всего, для областей современных телекоммуникаций.
Список используемой литературы
1. Li Y., Callahan T., Darnell E., Harr R., Kurkure U., Stockwood U. Hardware-software co-design of embedded reconfigurable architectures // Design Automation Conference. – 2000.
2. Tessier R., Burleson W. Reconfigurable computing for digital signal processing // Journal of VLSI Signal Processing Systems. – 2001. – V. 28. – № 1–2. – P. 7–27.
3. DSP Features in Altera FPGAs (http://www.altera.com).
4. Heysters P.M., Smit G.J.M., Molenkamp B. Reconfigurable architecture for handheld devices // University of Twente Electrical Engineering (http://www.stw.nl/
5. Maxfield C. Reconfiguring chip design // EEdesign. – 2002.
6. Changing the electronic landscape // Elixent. – 2001 (http:/www.elixent.com).