Автор: Пользователь скрыл имя, 19 Мая 2013 в 15:37, курсовая работа
Основная память компьютеров реализуется на относительно медленной динамической памяти (DRAM), обращение к ней приводит к простою процессора – появляются такты ожидания (wait states). Статическая память (SRAM), построенная, как и процессор, на триггерных ячейках, по своей природе способна догнать современные процессоры по быстродействию и сделать ненужными такты ожидания (или хотя бы сократить их количество). Разумным компромиссом для построения экономичных и производительных систем явился иерархический способ организации оперативной памяти. Идея заключается в сочетании основной памяти большого объема на DRAM с относительно небольшой кэш-памятью на быстродействующих микросхемах SRAM.
Введение 3
Соответствие между строками кэша и блоками оперативной памяти 7
Функция прямого отображения 8
Ассоциативная функция отображения 10
Секционированная ассоциативная функция отображения 12
Алгоритм замены строк кэша 14
Целостность информации в кэше и оперативной памяти 16
Размер блока 19
Кэширование в современных процессорах 21
Управление кэшированием 26
Кэш трасс 35
Общая организация и способ хранения трасс в кэше 38
Сравнение с альтернативной организацией кэша инструкций 42
Заключение 46
Список литературы 47
Тем не менее, организация кэша инструкций с использованием идеи предсказания переходов по 16-байтным блокам и предекодированием/разметкой инструкций явилась большим шагом вперёд в сравнении с близкими по идеологии процессорами Intel Pentium Pro, Pentium II и Pentium III. Реализация этих прогрессивных идей позволила увеличить производительность процессоров одновременно с некоторым упрощением их структуры. Однако данная схема, вероятно, не позволит достичь уровня тактовой частоты, характерного для процессора Pentium 4 (примерно в 1.4 раза более высокого при прочих равных условиях). Следовательно, для создания новых высокочастотных процессоров потребуется реализация новых идей с учётом опыта разработки микроархитектур Pentium 4 и K7/K8.
ЗАКЛЮЧЕНИЕ
Постоянное увеличение скорости работы процессоров и объемов обрабатываемой информации требует постоянного увеличения объема и эффективности кэш-памяти процессоров. Четырёхядерные процессоры Phenom Agena фирмы AMD имеют трёх уровневый кэш: у каждого ядра 64 Кб кэша первого уровня, 512 Кб второго уровня и общий для всех ядер третий уровень размером 2 Мб. Четырёхядерные процессоры Intel Core 2 Quad Yorkfield включают по 32 Кб кэша первого уровня на каждое ядро и у каждой пары ядер 6 Мб кэша второго уровня. Развитие продолжается, тем более, сейчас у фирмы AMD нет процессоров, конкурирующих с продукцией Intel. Уверена, что в скором будущем AMD создаст более мощные процессоры, и не последнюю роль займут улучшения связанные с кэш памятью.
СПИСОК Литературы
ПРИЛОЖЕНИЕ
Рисисунок №1: схема функционирования кэш-памяти при использовании прямой функции отображения.
Рисунок №2: пример применения прямой функции отображения строк кэша.
Рисунок №3: схема функционирования кэш-памяти при использовании ассоциативной функции отображения.
Рисунок №4: пример применения ассоциативной функции отображения строк кэша.
Рисунок №5: схема функционирования кэш-памяти при использовании секционированной ассоциативной функции отображения.
Рисунок №6: пример применения секционированной ассоциативной функции отображения строк кэша.
Информация о работе Организация кэш-памяти современных процессоров