Естественно, что такой полосы пропускания  может оказаться недостаточно. Кроме  того, как же быть с масштабируемостью шины PCI Express? Для того чтобы обеспечить большую пропускную способность, поддерживается не одна, а несколько рассмотренных линий. Ширина одной линии с пропускной способностью 2,5 Гбит/с обозначается как x1; если используются две линии, то ширина линии будет х2. Первоначально на физическом уровне будет поддерживаться ширина линий х1, х2, х4, х8, х16 и х32. При этом при ширине линии х32 пропускная способность составит 80 Гбит/с или 10 Гбайт/с в одном направлении. Кроме того, 2,5 Гбит/с — это только начало. В дальнейшем скорость передачи по одной магистрали предполагается увеличить вплоть до 10 Гбит/с, что является теоретическим пределом для «медной пары». Да, цифры впечатляют! Такая масштабируемость шины PCI Express позволяет использовать ее для любых, даже самых требовательных к скорости, соединений, и вполне возможно, что в скором времени эта шина действительно заменит все остальные.

 Физический  уровень шины PCI Express можно разделить  на два подуровня: подуровень физического  доступа к среде передачи данных (Physical Media Attachment Layer, PMA) и подуровень физического кодирования (Physical Coding Sublayer, PCS).

 Как уже отмечалось, на физическом уровне линия PCI Express представляет собой две  низковольтные дифференциальные пары проводов. Использование именно низковольтных  дифференциальных сигналов (когда уровень  сигнала в одном проводе измеряется относительно уровня сигнала в другом проводе) позволяет уменьшить влияние  электромагнитных помех. Кроме того, с целью увеличения помехоустойчивости при передаче используется кодирование 8b/10b, которое производится на подуровне PCS. Смысл такого кодирования достаточно прост — каждая последовательность 8 бит при передаче заменяется последовательностью 10 бит в соответствии со специальной  таблицей замены. При этом в исходной последовательности 8 бит содержится 256 различных комбинаций нулей и  единиц, а в результирующей  — 1024. Данный подход позволяет избежать нежелательных последовательностей  бит при передаче. Например, длинные  последовательности логических нулей  или единиц приводят к потере синхронизации. В результирующей последовательности можно отобрать комбинации (всего  потребуется 256 комбинаций из 1024), в  которых не встречаются длинные  последовательности нулей и единиц — это приведет к улучшению  самосинхронизирующих свойств кода. Кроме того, не все комбинации считаются разрешенными при передаче  — обнаружение запрещенной последовательности при приеме трактуется как наличие ошибки. Таким образом, избыточное кодирование позволяет приемнику распознавать ошибки.

 Подуровень  физического кодирования связан по 16-битному интерфейсу с верхним  уровнем доступа к среде передачи данных (Media Access Level, MAC). Поэтому первоначально полученные по параллельному 16-битному интерфейсу данные разбиваются на группы по 8 бит, то есть частично сериализуются. Частота параллельного 16-битного интерфейса составляет 125 МГц, а после преобразования к 8-битному параллельному интерфейсу частота шины становится уже 250 МГц. После этого данные подвергаются кодированию 8b/10b и уже по 10-битному параллельному интерфейсу поступают на подуровень PMA, где преобразуются к последовательному типу и передаются непосредственно по линии связи, но уже на частоте 2,5 ГГц.

 При приеме данные на физическом уровне претерпевают обратный порядок преобразования, то есть первоначально данные с частотой 2,5 ГГц поступают в дифференциальный приемник, после чего преобразуются к параллельному 10-битному интерфейсу. По этому интерфейсу данные, уже с частотой 250 МГц, подвергаются декодированию 10b/8b и по 8-битному интерфейсу поступают в блок преобразования к параллельному 16-битному типу. По 16-битной шине с частотой 125 МГц данные передаются на верхние уровни.

 Конечно, такое представление о преобразовании данных является весьма упрощенным. К  примеру, мы не рассматривали промежуточные  буферы и блоки контроля за возникновением ошибок. Впрочем, даже такой упрощенный подход позволяет понять принцип действия шины PCI Express.

 В случае когда используется не одна линия  для передачи данных, то есть при  организации многомагистральной шины PCI Express (шины с шириной линий х1, х2, х4, х8, х16 или х32), управлением потока данных занимается специальный агент PCI Express, который распределяет поток данных перед тем, как отправить его по различным физическим линиям, а при приеме аналогичный агент собирает разные потоки данных в один

 Мы  рассмотрели только физический уровень  архитектуры PCI Express. Конечно, полное описание архитектуры этим не ограничивается. Кроме физического уровня, есть также  уровень представления данных (Data Link Layer), уровень транзакций (Transaction Layer) и программный уровень (Software layer) (рис. 7)

 Уровень представления данных отвечает за достоверность  получаемых данных. На этом уровне каждому  пакету присваивается свой порядковый номер и добавляется контрольная  сумма CRC. При приеме данных на уровне представления контрольная сумма  проверяется и, если пакет данных регистрируется как битый, формируется  запрос на повторную передачу пакета.

 Уровень транзакций получает запросы на запись или чтение от программного уровня и формирует пакеты запросов на передачу. Некоторые запросы требуют подтверждения, и уровень транзакций также получает ответные пакеты от уровня представления  данных.

 На  уровне транзакций каждый пакет данных снабжается заголовком, в котором  содержится уникальный идентификатор  пакета, а также степень приоритета пакета. Всего предусматривается  три уровня приоритета: no-snoop, relaxedordering и priority. Первый уровень приоритета (no-snoop) означает отсутствие всякого приоритета. Пакеты с такой меткой передаются в последнюю очередь. Второй уровень приоритета (relaxedordering) — это уровень промежуточного приоритета, то есть пакеты с таким уровнем будут обрабатываться во вторую очередь. Ну и последний уровень приоритета (priority) — это наивысший уровень приоритета. Пакеты с данным уровнем обрабатываются в первую очередь. Такое деление пакетов данных по уровням приоритета позволяет организовать сложные алгоритмы обработки, чтобы потоки данных, требовательные к пропускной способности (например, потоки данных мультимедийных приложений), обрабатывались в первую очередь. 

Заключение

 В курсовой работе рассмотрены основные понятия шин PCI Express и PCI. Рассмотрена общая структура шины PCI Express. Пришли к выводу, что основная особенность шины PCI Express заключается в том, что это не традиционная параллельная, а последовательная  шина, работающая по принципу «точка-точка» (peer-to-peer).

 Сравнивая PCI Express с PCI  пришли к выводу, что шина PCI Express нацелена на использование только в качестве локальной шины. Так как программная модель PCI Express во многом унаследована от PCI, то существующие системы и контроллеры могут быть доработаны для использования шины PCI Express заменой только физического уровня, без доработки программного обеспечения. Высокая пиковая производительность шины PCI Express позволяет использовать её вместо шин AGP и тем более PCI и PCI-X. Де-факто PCI Express заменила эти шины в персональных компьютерах.

 Несмотря  на похожие наименования, шины PCI и PCI Express имеют мало общего. Протокол параллельной передачи данных, используемый в PCI, накладывает  ограничения на ширину полосы пропускания  и частоту работы шины; последовательная передача данных, примененная в PCI Express, обеспечивает возможность масштабирования (в спецификациях описываются  реализации PCI Express 1x, 2x, 4x, 8x, 16x и 32x). Также  даны исторические сведения версий шин PCI. Понятия PCI и PCI Express рассмотрены включая  возможности  и функционирования. Применение их на практике шин PCI и PCI Express доказывает актуальность изучаемого вопроса. 
 
 
 
 

Список  используемой литературы

1. Михаил Гук  “Карманная энциклопедия. Аппаратные средства IBM PC” 

  Второе издание.  Санкт-Петербург 1997. Изд. “Питер  Пресс”

2. Питер Нортон, Кори Сандлер, Том Баджет “ПК изнутри”  

  Изд. “Бином”  Москва 1995

3. “Мир ПК”  2’97  с.178 – 180

4. “КомпьюТерра”   47(174)   с.40 - 42  

    статья  Л.Подбережного “Интелвидение будущего”

5. “PC magazine” № 1 1994 с.61 - 68

    статья Д.Роуэлла “Локальная шина PCI”

6.Сергей Петров  «Шины PCI, PCI Express. Архитектура, дизайн, принципы               функционирования». Изд. BHV 2006г.