Реферат

     Отчет  29 с.,  6 табл., 11  рис., 3 ист., 2 прил.

     ПАМЯТЬ, ОЗУ, ПЗУ,

     Объектом  исследования данной курсовой работы является блок внутренней памяти микропроцессорной системы состоящий из двух частей: ПЗУ и ОЗУ

     Целью работы является получение практических навыков, связанных с построением блока внутренней памяти микропроцессорной системы.     

     В процессе работы был построен селектор адреса, разработаны структуры постоянного и оперативно запоминающего устройства. Разработаны функциональная и принципиальная электрические схемы блока памяти, были построены временные диаграммы работы для ПЗУ и ОЗУ, селектор адреса был реализован в программе Electronics Workbench, и тем самым была доказана правильность его работы 

 

СОДЕРЖАНИЕ

с.

     Реферат 2

     Введение 

 

      ВВЕДЕНИЕ

 

     

 

      1 Построение заданных  структур ПЗУ и  ОЗУ

     По  диапазону адресов, указанному в  задании, определим ёмкость ОЗУ  и ПЗУ.

     Для ПЗУ.

     Начальный адрес:  80000Н

     Конечный   адрес:  91FFFH

     Переведём в двоичную систему счисления, получим.

     Начальный адрес:  10000000000000000000

     Конечный   адрес:  10010001111111111111

     Изменилось 17 разрядов, значит ёмкость ПЗУ 2¹⁷=2¹⁰*2⁷=128К,                где 2¹⁰ – 1килобит

     Так как шина данных 8-ми разрядная, то в  итого получим ёмкость ПЗУ  равную: 128К*8

     Нам дана микросхема 16К*8 значит для покрытия всего адресного пространства нам необходимо 8 микросхем данного типа, так как 128К/16К = 8.

     Для ОЗУ.

     Начальный адрес:  00000Н

     Конечный   адрес:  03FFFH

     Переведём в двоичную систему счисления, получим.

     Начальный адрес:  00000000000000000000

     Конечный   адрес:  00000011111111111111

     Изменилось 14 разрядов, значит ёмкость ОЗУ 2¹⁴=2¹⁰*2⁴=16К,         где   2¹⁰ – 1килобит

     Так как шина данных 8-ми разрядная, то в  итого получим ёмкость ОЗУ равную: 16К*8

     Нам дана микросхема 16К*1 значит для покрытия всего адресного пространства нам необходимо 8 микросхем данного типа, которые будут работать одновременно, и каждая из таких микросхем будет выдавать 1 разряд на шину данных. 

     Также по заданию начального и конечного  адреса построим дешифратор направлений, который будет определять направление работы на ПЗУ или ОЗУ.

     Для ПЗУ

     Начальный адрес:  10000000000000000000

     Конечный   адрес:  10010001111111111111

     Для ОЗУ.

     Начальный адрес:  00000000000000000000

     Конечный   адрес:  00000011111111111111

     По 3-м старшим разрядам определим работу ПЗУ, и по 6 старшим разрядам определим работу ОЗУ, то есть при если A₁₉=1, A₁₈=0, A₁₇=0, то работает ПЗУ, если A₁₉=0, A₁₈=0, A₁₇=0, A₁₆=0,A₁₅=0, A₁₄=0, то работает ОЗУ. На основании данных рассуждений построим дешифратор направление ПЗУ, ОЗУ, его схема представлена на рисунке 1.

     Построим  общую структуру, памяти для этого  по выявленным ранее ёмкостям, построим блоки памяти на основе заданных микросхем, для ОЗУ и ПЗУ, перекрывающие всю заданную область.  Для построения блока ОЗУ следует объединить параллельно по адресным и управляющим входам 8 микросхем 16К*1, в итоге перекроем необходимую адресную область 16К*8 .  Для построения блока ОЗУ следует объединить последовательно по адресным и управляющим входам 8 микросхем 16К*8, в итоге перекроем необходимую адресную область 128К*8. Общая структура памяти представлена на рисунке 2. 
 

     

     Рисунок 1 – Дешифратор направлений ПЗУ, ОЗУ 
 
 
 
 
 
 
 

       
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

     Рисунок 2 - Общая структура памяти

     2 Основание выбора  элементной базы

     Микросхемы для построения блока внутренней памяти микропроцессорной системы выберем, исходя из задания и построенной в первом пункте общей структурной схемы, выберем элементную базу, изготавливаемую по КМОП(комплементарная логика на транзисторах металл-оксид-полупроводник) технологии построения электронных схем. Отличительной особенностью схем КМОП по сравнению с биполярными технологиями (ТТЛ, ЭСЛ и др.) является очень малое энергопотребление в статическом режиме (в большинстве случаев можно считать, что энергия потребляется только во время переключения состояний).

     Микросхема  ПЗУ 16К*8 – HT23C128( ПЗУ 16К*8 с тремя состояниями)

     Работа  микросхемы в зависимости от подачи управляющих входов представлена в  таблице 1, графическое изображение  микросхемы представлено на рисунке 3.

     Таблица 1 – Работа микросхемы HT23C128

     

     Рисунок 3 – Микросхема HT23C128

     Микросхема  ОЗУ 16К*1 – ID6167SA(ОЗУ 16К*1 с тремя состояниями)

     Работа  микросхемы в зависимости от подачи управляющих входов представлена в  таблице 2, графическое изображение микросхемы представлено на рисунке 4.

     Таблица 2 – Работа микросхемы ID6167SA

     

     Рисунок 3 – Микросхема ID6167SA

     Дешифратор 3 – 8  - 1526ИД1

     Графическое изображение микросхемы представлено на рисунке 5.

     Элементы  НЕ, 2-х входовые элементы И-НЕ, 2-х  входовые элементы И,  3-х входовые элементы И-НЕ, соответственно 1564ЛН1, 564ЛА7, КР554ЛИ1, 1564ЛА4. 

     

     Рисунок 4 – Дешифратор 1526ИД1

     Так как в нашем случае увеличение нагрузочной способности необходимо только на шине адреса, возьмем однонаправленный буфер – КР1554АП5. Графическое  изображение микросхемы представлено на     рисунке 6.

     

     Рисунок 6 – Буфер КР1554АП5

     Для защиты интегральных схем от помех  по цепи питания включаются конденсаторы развязки между шиной питания  и землёй.

       Низкочастотные  помехи должны блокироваться с помощью  электролитического конденсатора, емкостью не менее 1 мкФ. Из расчета 1 конденсатор на пять-десять элементов. Так как элементов на схеме 28, то возьмём 3 конденсатора К50-20 1мкФ 5В

     Для исключения высокочастотных помех  используется керамический конденсатор ёмкостью 0.01 мкФ на 5-10 микросхем. Для данной цепи возьмём 3 конденсатора  K10-17 0.01 мкФ.

     Для укорачивания управляющего входа CS в схеме необходимо будет установить мультивибратор - 564АГ1. Графическое изображение микросхемы представлено на     рисунке 7.

     

Рисунок 7 – Мультивибратор 564АГ1

     Рассчитаем  нагрузку резистора при задании  времени срабатывания мультивибратора, равного 250 нс, для этого воспользуемся формулой

     В нашем случае T=250 нс, C=0.01 мкФ, получаем, что R=50 Ом.

     В качестве резистора с нагрузкой 50 Ом возьмем резистор – 3296W-1-500.

 

      3 Описание структуры  и принципов работы разработанного блока памяти

     Рассмотрим чтение из ПЗУ. При поступлении с шины адреса сигналов:  A₁₉=1, A₁₈=0, A₁₇=0, селектор сформирует сигнал разрешения работы блока ПЗУ. В зависимости от сигналов А₁₄, A₁₅, A₁₆ чтение будет происходить с одной из 8 микросхем, например при поступлении сигналов А₁₄=1, A₁₅=1, A₁₆=1 чтение будет происходить из 3 микросхемы, так как при подаче сигнала 011 на вход дешифратора активируется 3 выход, который разрешит чтение с 3 микросхемы ПЗУ.

     Рассмотрим  работу блока ОЗУ. При поступлении  с шины адреса сигналов: A₁₉=0, A₁₈=0, A₁₇=0, A₁₆=0,A₁₅=0, A₁₄=0, селектор сформирует сигнал разрешения работы блока ОЗУ, В зависимости какие из сигналы поступают с memW и memR, будет происходить либо запись либо чтение с микросхем.

     Чтение  из ОЗУ, в этом случае memW=1, memR=0, после объединения этих сигналов на входы WE микросхем блока ОЗУ поступит значение 1. В этом случае произойдет чтение одновременно со всех 8 микросхем блока ОЗУ, а именно первый разряд шины данных прочитается с первой микросхемы, второй разряд со второй микросхемы и т.д.

     Запись  в ОЗУ, в этом случае memW=0, memR=1, после объединения этих сигналов на входы WE микросхем блока ОЗУ поступит значение 0. В этом случае произойдет запись одновременно во все 8 микросхем блока ОЗУ, а именно первый разряд шины данных запишется в первую микросхему, второй разряд во вторую микросхему и т.д. 

 

      4 Разработка и  описание функциональной и принципиальной схем блока памяти

       На  основании построенной структуры  памяти, разработаны функциональная и принципиальная схемы блока  памяти.

       На  функциональной схеме изображают функциональные части изделия (элементы, устройства и функциональные группы) и связи между ними. Графическое построение схемы должно наглядно отражать последовательность функциональных процессов, иллюстрируемых схемой. В данном случае функциональная схема состоит из 3-х частей: селектора адреса, ПЗУ и ОЗУ. Также на функциональной схеме изображается шина адреса необходимая для передачи адреса и шина данных необходимая для передачи данных. Так же указываются управляющие сигналы memW, memR. Разработанная функциональная схема представлена в приложении А.