Автор: Пользователь скрыл имя, 20 Сентября 2011 в 12:45, курсовая работа
В современной науке и технике значительную и все более возрастающую роль играют цифровые методы обработки информации. В связи с этим быстро расширяется область применения цифровых систем –– технических средств, выполняющих законченный процесс обработки цифровой информации, включающий прием, хранение, необходимые преобразование и выдачу.
ВВЕДЕНИЕ 4
1 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ 5
2 ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ 6
2.1 Цифровые микросхемы транзисторно-транзисторной логики(ТТЛ) 6
2.2 Принципиальная работа базового логического элемента ТТЛ 7
2.3 Логические элементы 9
2.4 Триггеры 11
2.5 Буферные элементы 13
2.6 Счетчики 15
2.7 Мультиплексоры 17
2.8 Регистры 19
2.9 Дешифраторы 24
2.9 Сумматоры 27
2.10 Компаратор 29
3 РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ УСТРОЙСТВА 31
3.1 Описание работы принципиальной схемы 31
3.2 Расчет принципиальной схемы 33
Заключение 34
Приложение 1 35
Приложения 2. 36
Литература 37
D – триггером называется триггер с одним информационным входом, работающий так, что сигнал на выходе после переключения равен сигналу на входе D до переключения, т. е. Qn+1=Dn. Основное назначение D-триггеров — задержка сигнала, поданного на вход D. Он имеет информационный вход D (вход данных) и вход синхронизации С. Вход синхронизации С может быть статическим (потенциальным) и динамическим. У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала С = 1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, если от нее (инверсный динамический вход) — по срезу импульса. В таком триггере информация на выходе может быть задержана на один такт по отношению к входной информации.
В курсовой работе используется микросхема ТМ2. Она содержит два независимых комбинированных D – триггера, имеющих общую цепь питания. У каждого триггера имеется один информационный вход D, вход синхронизации С и два дополнительных входа S и R независимой асинхронной установки триггера в единичное и нулевое состояния, а также комплементарные выходы Q и не-Q. Логическая структура одного D-триггера представлена на рисунке 2.4.1. Цоколевка микросхемы ТМ2 приведена на рисунке 2.4.2.
Входы S и R — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе, активный уровень для них низкий (т. е. инверсные входы S и R). Асинхронная установка D-триггера в единичное или нулевое состояния осуществляется подачей взаимопротивоположных логических сигналов на входы не-S и не-R. В это время входы D и С не влияют.
Если на входы S и R одновременно подать сигнал низкого уровня (логический нуль), то на обоих выходах триггера Q и Q будет высокий уровень (логическая единица). Однако после снятия этих сигналов со входов S и R состояние триггера будет неопределенным. Поэтому комбинация S = R =0 для этих входов является запрещенной.
Рисунок
2.4.1. Структура D-триггера микросхемы ТМ2.
Рисунок 2.4.2. Условное обозначение и цоколевка микросхемы ТМ2.
Состояния триггера ТМ2 показано в таблице
3. Технические характеристики данного
триггера представлены в таблице 4
Таблица
3. Состояния триггера ТМ2
Режим работы | Входы | Выходы | ||||
S | R | D | C | Q | Q | |
Асинхронная установка | 0 | 1 | X | X | 1 | 0 |
Асинхронный сброс | 1 | 0 | X | X | 0 | 1 |
Неопределенность | 0 | 0 | X | X | 1 | 1 |
Загрузка «1» (установка) | 1 | 1 | 1 | ↑ | 1 | 0 |
Загрузка «0» (сброс) | 1 | 1 | 0 | ↑ | 0 | 1 |
Таблица 4. Основные параметры триггера ТМ2.
Тип микросхемы | Uи.п,
В |
Uвых0,
В |
Uвых1,
В |
Iвх0,
мА |
Iвх1,
мА |
Iпот,
мА |
tзд.р0,1,
нс |
tзд.р1,0,
нс |
Примечание |
К155ТМ2 | 5 | 0,4 | 2,4 | -1,6 | 0,04 | 30 | 25 | 40 | f≤10МГц |
Микросхемы, которые не выполняют логических функций, а формируют цифровые сигналы, усиливают импульсы по току, называются буферными. Они обслуживают шины данных, выполняя системные функции, т. е. отключают от шины неиспользуемые в данный момент приемники и передатчики цифровых слов.
Буферные усилители могут передавать сигнал без инверсии либо с инверсией. Некоторые элементы имеют вывод разрешения по входу EI или выходу ЕО. Очень удобны для обслуживания шин данных оказались буферные усилители с тремя состояниями: это — два обычные выходные состояния высокого и низкого уровней, а также размыкание выхода по специальной команде — третье состояние — z. Выходное сопротивление элемента в этом состоянии составляет сотни килоом.
Микросхема
АП6 рисунок 2.5.1 содержит восемь двунаправленных
шинных усилителей с тремя состояниями
выходов. Она имеет два входа разрешения
ЕАВ (переключения направления каналов)
и Е0 (перевод выхода канала в третье состояние
– z). У данной микросхемы нет запрещенных
комбинаций сигналов управления таблица
5. Основные параметры буферных элементов
представлены в таблице 6.
Рисунок
2.5.1. Условное обозначение и цоколевка
микросхемы АП6.
Таблица
5. Состояние элемента АП6.
Входы | Выходы | ||
Е0 | ЕАВ | Аn | Вn |
0 | 0 | А=В | Вход |
0 | 1 | Вход | В=А |
1 | X | Z | Z |
Таблица 6. Основные параметры буферного элемента АП6.
Тип микросхемы | Uвых0,
В |
Uвых1,
В |
Iвх0,
мА |
Iвх1,
мА |
Iпот0,
мА |
Iпот1,
мА |
tзд.р1,0,
нс |
tзд.р0,1,
нс |
533АП6 | 0,4 | 2,4 | -0,2 | 0,02 | 90 | 70 | 18 | 18 |
Счетчиком называют устройство, предназначенное для подсчета числа импульсов, поданных на вход.
Простейший многоразрядный двоичный делитель частоты с коэффициентом деления 2n можно получить, соединив последовательно n триггеров T-типа. Более общее название для делителей частоты — счетчики. Используется множество различных вариантов счетчиков: асинхронные и синхронные; двоичные и десятичные; однонаправленные (с увеличением счета) и двунаправленные (с увеличением или уменьшением счета), называемые реверсивными, с постоянным или переключаемым коэффициентом деления. Основой любого счетчика является линейка из нескольких триггеров. Между триггерами могут быть введены дополнительные обратные связи, позволяющие получить любой коэффициент деления, а не только равный 2n.
Следовательно, удобно выпускать четырехтриггерные счетчики в двух вариантах: двоичном и десятичном (пары ИЕ6 и ИЕ7, ИЕ16 и ИЕ17). Расширить функции счетчиков можно, видоизменяя их цепи управления и вводя дополнительные связи между триггерами.
В асинхронном счетчике каждый последующий триггер получает тактовый импульс от предыдущего триггера.
В синхронном счетчике все триггеры получают тактовый импульс одновременно. В такой счетчик можно осуществить синхронную (с тактовым импульсом) параллельную (в каждый триггер) загрузку исходных данных. Дополнительно введенные логические элементы управления позволяют сделать процесс счета реверсивным, т. е. с приходом каждого тактового импульса содержимое счетчика можно либо увеличивать, либо уменьшать на единицу.
Сброс данных счетчика может быть асинхронным или синхронным. Счетчики с переменным коэффициентом деления позволяют на входах управления набирать заданный код.
В
курсовой работе используется
микросхема ИЕ19, которая содержит два
одинаковых четырехразрядных счетчика
с индивидуальной синхронизацией и сбросом
рисунок 2.6.1. Каждый из четырехразрядных
счетчиков имеет инверсный динамический
вход синхронизации С и инверсный статический
вход сброса R. Если на вход сброса R подать
напряжение высокого уровня, то счетчик
по всем выходам устанавливается в нулевое
состояние (низкий уровень напряжения)
. Когда на вход R подано напряжение низкого
уровня, то с приходом на вход С отрицательного
перепада (спада) тактового импульса начнется
режим счета таблица 7. Основные параметры
счетчиков приведены в таблице 8.
Рисунок
2.6.1. Условное обозначение и цоколевка
микросхемы ИЕ19.
Таблица
7. Состояние счетчика ИЕ19.
Число входных импульсов | Вход | Выходы | |||
R | Q3 | Q2 | Q1 | Q0 | |
X | 1 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 1 |
2 | 0 | 0 | 0 | 1 | 0 |
3 | 0 | 0 | 0 | 1 | 1 |
4 | 0 | 0 | 1 | 0 | 0 |
5 | 0 | 0 | 1 | 0 | 1 |
6 | 0 | 0 | 1 | 1 | 0 |
7 | 0 | 0 | 1 | 1 | 1 |
8 | 0 | 1 | 0 | 0 | 0 |
9 | 0 | 1 | 0 | 0 | 1 |
10 | 0 | 1 | 0 | 1 | 0 |
11 | 0 | 1 | 0 | 1 | 1 |
12 | 0 | 1 | 1 | 0 | 0 |
13 | 0 | 1 | 1 | 0 | 1 |
14 | 0 | 1 | 1 | 1 | 0 |
15 | 0 | 1 | 1 | 1 | 1 |
Информация о работе Устройство сложения двух чисел со знаком