Элементарные логические функции и логические элементы

ГУАП

КАФЕДРА № 22

ОТЧЕТ  
ЗАЩИЩЕН С ОЦЕНКОЙ

ПРЕПОДАВАТЕЛЬ         Смирнов В.Г.

должность, уч. степень, звание		подпись, дата		инициалы, фамилия

 

ОТЧЕТ О ЛАБОРАТОРНОЙ РАБОТЕ

Элементарные  логические функции  и логические элементы

по  курсу: СХЕМОТЕХНИКА 2

РАБОТУ ВЫПОЛНИЛ

СТУДЕНТ ГР.	2812КЗ				С.А. Провизион
			подпись, дата		инициалы, фамилия

 

Санкт-Петербург 2012

 

Цель работы: 

1. Изучение  элементарных логических функций  и логических элементов. Таблицы  истинности. 

2. Измерение  времени задержки. Влияние нагрузки на быстродействие элементов ТТЛ и КМОП. 

3. Измерение  пороговых уровней входных сигналов  напряжения, соответствующих логической  «1» и «0» (V_IH ,V_IL). Расчет помехоустойчивости. 

1.1 Элементарные логические функции и логические элементы. Таблица истинности. 

1. Логический элемент «Исключающее ИЛИ» 
 
 
 
 
 

 

 
 
 
 
 
 

 
 
 

	X1	X2	Y
а	0	0	0
b	1	0	1
с	0	1	1
d	1	1	0

 

      2. Логический элемент «Исключающее ИЛИ-НЕ»

 
 
 
 
 

 
 
 
 
 
 
 
 
 
 

	X1	X2	Y
а	0	0	1
b	1	0	0
с	0	1	0
d	1	1	1

 
 
 
 
 
 

3. Логический элемент «И»

 
 
 
 
 
 

 
 
 
 
 
 
 
 
 
 
 
 

	X1	X2	Y
а	0	0	0
b	1	0	0
с	0	1	0
d	1	1	1

 
 
 
 
 
 
 

	X1	X2	Y
а	0	0	1
b	1	0	1
с	0	1	1
d	1	1	0

4. Логический элемент «И-НЕ» 

	X1	X2	Y
а	0	0	0
b	1	0	1
с	0	1	1
d	1	1	1

5. Логический элемент «ИЛИ» 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

6. Логический элемент «ИЛИ-НЕ» 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

	X1	X2	Y
а	0	0	1
b	1	0	0
с	0	1	0
d	1	1	0

 

 

	X1	Y
а	1	0
b	0	1

7. Логический элемент «НЕ» 
1.2.  Измерение времени задержки. Влияние нагрузки на быстродействие элементов ТТЛ и КМОП 
 

1. Время задержки элемента ТТЛ 0-1

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

      = 7,99 ns 

2. Время задержки элемента ТТЛ 1-0

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 = 7,79 ns  
 

3. Время задержки элемента КМОП 0-1

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 = 38 ns 

4. Время задержки  элемента КМОП 1-0 

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 = 37,09 ns 

 

5. Время задержки  элемента ТТЛ 0-1 с нагрузкой. 

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 = 7,94 ns 
 
 

6. Время задержки  элемента ТТЛ 1-0спад с нагрузкой. 

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 = 7,89 ns 

 

 

7. Время задержки  КМОП 0-1 с нагрузкой.

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 = 38,5 ns 
 
 
 
 
 

8. Время задержки  КМОП 1-0 с нагрузкой. 

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 = 36,07 ns 
 
 
 
 
 
 

 

При формуле:

 

Следовательно: 

ИС	Модель	, нс	, нс
ТТЛ	74LS08D	7.89	7.91
КМОП	4081BD_5V	37.54	37.28

 
 

 

 

1.3 Измерение пороговых уровней входных сигналов напряжения, соответствующих логической «1» и «0» (V_IH ,V_IL). Расчет помехоустойчивости. 

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

U_ILпор, В = 0,72 В

U_IHпор, В = 2,08 В 

При формуле:

     

       

Следовательно: 

ИС	Модель	UILпор, В	UILmax, В	UIHпор, В	UIHmin, В	DUIL, В	DUIH, В
ТТЛ	74LS04D	0.72	0.6	2.08	2.4	0.12	0.32

 
 
 
 

 

Вывод:

     В ходе выполнения лабораторной работы  были исследованы  логические элементы И, И-НЕ, НЕ, ИЛИ, ИЛИ-НЕ, Исключающее - ИЛИ, Исключающее  ИЛИ-НЕ и составлены таблицы их истинности.

   Во втором задании исследовалось влияние задержки времени на элементы TTL и CMOS с нагрузкой и без. В виртуальной лаборатории был собран макет состоящий из элемента 2И, генератора прямоугольных импульсов, источника постоянного тока, осциллографа, и соединяющих проводников. В результате измерения выяснилось что микросхемы TTL логики работают  быстрее микросхем CMOS логики. Быстродействие от нагрузки микросхем TTL логики практически не изменилось, а CMOS логики увеличилось.

     В третьем задании  произвели измерение пороговых уровней входных сигналов логического элемента НЕ и произвели расчёт помехоустойчивости. Этот параметр влияет на устойчивость логического элемента при работе в условиях помех , в результате которого может произойти ложное срабатывание.