Разработка внутренней памяти микропроцессорной системы

Автор: Пользователь скрыл имя, 24 Марта 2012 в 18:25, курсовая работа

Описание работы

Достижение интегральной технологии привели к пояалению больших интегрльных схем с протностью размещение компонентов до десятков и сотен тысяч транзисторов на одном кристале. Реализации системы на заказной БИС со специальными логическими устройствами с постоянной структурой, которые характеризуются сложностью, однородностью, связанная с трудностями и значительными расходами, которые определяются себестоимостью отдельного образца, на которую влияет объем партии, которая выпускается. Вывод из ситуации, которая создалась, заключается в новом подходе проектирования цифровых систем, в основе которого лежит использование свойств программируемости на уровне логического элемента.

Содержание

Введение ………………………………………………………………... ..…4
1 Общая структура МПС и Устройство памяти ……………………….....5
2 Принцип зпписи и чтения информации…..……………………………..10
3 Задание на курсовую работу….………………………………….………12
4 Определение ПЗУ и ОЗУ………………………………………….……...14
5 Структура ПЗУ………………………….………………………………...14
6 Структура ОЗУ………………………….………………………………...15
Общая структура памяти…………………………………………………...16
Заключение ………..……………………………………….……………….17
Список литературы………………...……………………………………....18

Работа содержит 1 файл

Цыздоев.doc

— 360.00 Кб (Скачать)

 

 

Рисунок 9 – Микросхема памяти 256×4

 

Для того чтобы обеспечить чтение/запись байта информации, надо добавить еще 4 матрицы внешним соединением (т.е. объединить 2 микросхемы).

Получим эквивалентную схему, позволяющую хранить 256 байт информации.

Для построения памяти на 1 Кбайт необходимо 4 таких схемы:

1К = 210; 210 / 28 = 22 = 4.


Рисунок 10 – Получение эквивалентной схемы 256×8

 

Доступ к такой памяти осуществляется по 10 адресным линиям (1К = 210): непосредственно к схеме подключаются 8 адресных линий, а 2 – к дешифратору, с помощью которого выбирается одно из 4 направлений.

 

 

 

 

Задание на курсовую работу

 

Построить внутреннюю память процессорной системы, состоящую из ПЗУ и статического ОЗУ. Процессорная система работает, а реальном режиме.

Разрядность ША-20, ШД-8.

Адреса, покрываемые пространством ПЗУ и ОЗУ, и емкость микросхемы выбрать из табл. 1,2.

 

По последним цифрам зачетной книжки - 26:

 

-адреса, покрываемые ПЗУ -00000H до 1FFFFH; покрываемые ОЗУ-0A0000H до 0BFFFFH;

 

-емкость микросхемы ПЗУ- 64К8, ОЗУ-128К4

 

 

Определение емкости ПЗУ и ОЗУ

По полученному диапазону адресов определим емкость ПЗУ и ОЗУ. Определим количество изменяющихся разрядов и запишем адрес в двоичном коде.

Емкость ПЗУ

 

Начальный адрес:00000000000000000000b.

Конечный адрес: 00011111111111111111b.

Изменились 17 разрядов, значит, емкость ПЗУ – 217.

Для 8-разрядной шины данных емкость ПЗУ 217× 8:

217 = 210 × 27,

210 = 1К – килобит,

таким образом, емкость ПЗУ равна 128К×8.

Емкость ОЗУ

 

Начальный адрес: 10100000000000000000b.

Конечный адрес:10111111111111111111b.

Изменилось 17 разрядов.

Для 8-разрядной шины данных емкость ОЗУ равна: 217 × 8,

217 = 210× 27 = 128К,

таким образом, емкость ОЗУ равна 128К×8.

Для варианта -26 таблицы 2 ПЗУ имеет емкость 64К×1(рисунок 8)

а ОЗУ – 32К×8

Таким образом, схема ПЗУ имеет 16 адресных входов 64К = 216, один вход/выход данных и вход CS

Схема ОЗУ имеет 17 адресных входов 128К= 217, 4 входа /выхода данных входы CS и .

Рисунок 11 – Микросхема ПЗУ 64К×1

 

 

Рисунок 12 – Микросхема ОЗУ 32К×4

 

 

 

 

 

 

 

Определение ПЗУ и ОЗУ

 

По заданию емкость ПЗУ – 128К8. Емкость одной микросхемы 64К8, значит, для получения нужной емкости ПЗУ необходимо объединить параллельно по адресным входам и входу CS 8 микросхем, каждая из которых обеспечит один разряд шины данных (рис. 10).

 

 

 

Рисунок 13 – Структура ПЗУ 128К 8

 

 

 

 

 

 

 

 

 

 

 

 

 

Структура ОЗУ

 

Емкость ОЗУ 128К8, емкость микросхемы 128К4, значит, ля построение такого ОЗУ необходимо 4 микросхемы.

Для построения ОЗУ обратимся к адресам, на которых работает эта память. По заданию изменяются 17 младших разрядов А0 – А16. Для каждой микросхемы могут изменяться лишь 15 адресов А0 – А14. Следовательно, старший разряд определяет направление на микросхему. Если А15 – 0, А16 – 0 задействуется первая микросхема ОЗУ, если А15 – 1, А16 – 0 – вторая и т.д.

 

Рисунок 14 – Структура ОЗУ 128Кх8

 

 

 

 

По заданию начальные адреса ПЗУ и ОЗУ следующие:

ПЗУ              000000H → 00000000000000000000b

ОЗУ              0A0000H → 01100000000000000000b.

По состоянию разрядов: А19, А17 – 00 работает ПЗУ, а по состоянию А19, А17 – 11 работает ОЗУ. С помощью простейшей логики можно построить дешифратор направлений ПЗУ/ОЗУ (рис. 12).

 

 

Рисунок 15 – Дешифратор направлений ПЗУ-ОЗУ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Заключение

 

В процессе выполнения данной курсовой работы выполнена разработка модулей памяти микропроцессорной системы, в часности оперативного и постоянного запоминающих устроиств. В рамках проектирования выполнен расчет необходимого объема памяти  и количества микросхем для реализации данного объема. Разработана структура каждого из блоков памяти, а также общая структура, включая блок дешифратора на логических элементах.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Список литературы

 

1.              Угрюмов Е.П. Цифровая схемотехника. СПб: БХВ-СПб, 2000.

2.              Большие интегральные микросхемы запоминающих устройств: справочник. М.: Радио и связь, 1990.

3.               Вычислительная техника и информационные технологии. О.Л. Неелова

4.               Основы цифровой электроники. Учебное пособие.

 

 

11

 



Информация о работе Разработка внутренней памяти микропроцессорной системы