Устройство сложения двух чисел со знаком

Автор: Пользователь скрыл имя, 20 Сентября 2011 в 12:45, курсовая работа

Описание работы

В современной науке и технике значительную и все более возрастающую роль играют цифровые методы обработки информации. В связи с этим быстро расширяется область применения цифровых систем –– технических средств, выполняющих законченный процесс обработки цифровой информации, включающий прием, хранение, необходимые преобразование и выдачу.

Содержание

ВВЕДЕНИЕ 4
1 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ 5
2 ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ 6
2.1 Цифровые микросхемы транзисторно-транзисторной логики(ТТЛ) 6
2.2 Принципиальная работа базового логического элемента ТТЛ 7
2.3 Логические элементы 9
2.4 Триггеры 11
2.5 Буферные элементы 13
2.6 Счетчики 15
2.7 Мультиплексоры 17
2.8 Регистры 19
2.9 Дешифраторы 24
2.9 Сумматоры 27
2.10 Компаратор 29
3 РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ УСТРОЙСТВА 31
3.1 Описание работы принципиальной схемы 31
3.2 Расчет принципиальной схемы 33
Заключение 34
Приложение 1 35
Приложения 2. 36
Литература 37

Работа содержит 1 файл

Схемотехника Уст-во сложения.doc

— 880.50 Кб (Скачать)

МИНИСТЕРСТВО  ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ

БЕЛОРУССКИЙ НАЦИОНАЛЬНЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ 

Кафедра "Информационно-измерительная техника  и технологии"

Приборостроительный факультет 
 
 
 
 
 
 

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА 

к курсовой работе

на  тему  "УСТРОЙСТВО СЛОЖЕНИЯ ДВУХ ЧИСЕЛ СО ЗНАКОМ"

по  дисциплине: "Схемотехника аналоговых и цифровых устройств" 
 
 
 
 

Исполнитель: _____________  

Руководитель: _____________

        (подпись) 
         
         

Минск 2005 г.

 

    СОДЕРЖАНИЕ 
     

 

ВВЕДЕНИЕ

 
 

      В современной науке и технике  значительную и все более возрастающую роль играют цифровые методы обработки  информации. В связи с этим быстро расширяется область применения цифровых систем –– технических средств, выполняющих законченный процесс обработки цифровой информации, включающий прием, хранение, необходимые преобразование и выдачу.

      В данной работе производится проектирование устройства сложения двух чисел с разными знаками. Устройство строится на ТТЛ интегральных схемах.

 

1 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ

 
 

     Структурная схема устройства имеет следующий  вид: 

 

Рисунок 1. Структурная схема устройства сложения двух чисел с разными  знаками. 
 

      Структурная схема изображенная на рисунке 1, состоит  из следующих блоков: устройства управления, ввода знака, ввода чисел, формирования знака результата, сложения, вывода результата. На устройство управления подается последовательность тактовых импульсов и сигнал сброса. Управляющий сигнал 1 от устройства управления вводит число А и знак числа А. Управляющий сигнал 2 вводит число Б и знак числа Б. Затем данные поступают в блок сложения и блок формирования знака результата. После этого результат вычисления и результат сравнения чисел вводится в блок вывода результата, который подключен к внешней шине через буферный элемент. Управляющий сигнал 3 переводит буферный элемент в открытое состояние, затем подается управляющий сигнал 4, который выводит данные на внешнюю шину. Управляющий сигнал 5 переводит буферный элемент в состояние Z.

2 ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ

     2.1 Цифровые микросхемы транзисторно-транзисторной логики(ТТЛ)

 
 

      Интегральные  схемы транзисторно-транзисторной  логики (ИС ТТЛ) в настоящее время являются распространенными микросхемами, которые используются в качестве элементной базы ЭВМ. Сейчас усилия разработчиков и технологов, ИС ТТЛ направлены на расширение функционального состава отдельных серий, усложнение выполняемых функций, улучшение рабочих характеристик ИС, Существуют следующие разновидности ИС ТТЛ:

      три ранние разновидности микросхем  без применения p—n-переходов с барьером Шотки (стандартные или среднего быстродействия — СТТЛ; маломощные — Мм ТТЛ; мощные — МТТЛ);

      две со структурами Шотки — ТТЛШ;

      три новые, перспективные, усовершенствованные ТТЛШ.

      В настоящее время в аппаратуре можно встретить все перечисленные  варианты микросхем ТТЛ. Напряжение питания у них одинаковое Uип = 5 В ± 10%, а входные и выходные логические уровни совместимы. Микросхемы ТТЛШ имеют улучшенные электрические параметры, но расположение выводов на корпусе остается прежним. Полная электрическая и конструктивная совместимость однотипных ИС из разных серий снимает многие проблемы развития и улучшения параметров аппаратуры и стимулирует наращивание степени внутренней интеграции вновь выпускаемых микросхем, когда на одном кристалле размещается все большее число функциональных узлов. Основная часть применяемых сейчас микросхем ТТЛ имеет средний уровень интеграции.

      Для оценки различных серий ИС используется энергия переключения

      

      т.е. произведение задержки распространения (в наносекундах) на рассеиваемую мощность (в милливатах) для базового логического элемента.

      Быстродействие  микросхем принято сравнивать по времени задержки распространения сигнала tзд.р, т. е. по интервалу времени от подачи входного импульса до появления выходного. За последние 20 лет энергия, затрачиваемая в элементе ТТЛ, была уменьшена со (120... 140) пДж до (5...20) пДж. Основная часть такой экономии получена за счет многократного уменьшения, времени tзд.р, т.е. увеличения быстродействия. Одновременно за это же время удалось снизить потребляемую мощность в (2...5) раз. 
 

     2.2 Принципиальная работа базового логического элемента ТТЛ

 
 

     Характерной особенностью ТТЛ ЛЭ является наличие на их входе многоэмитерных транзисторов (МЭТ), с помощью которых реализуется требуемая логическая функция. Одним из логических элементов ТТЛ являемся схема и-не, представленная на рисунке 2.2.1.

     

 

     Рисунок 2.2.1. Принцип построения элемента и- не типа ТТЛ. 
 

     Если  все входные напряжения имеют высокий уровень, ток проходящий через транзистор R1 по открытому в прямом направлении переходу база-коллектор входного МЭТ, течет в транзистора VT2 и приводит его в открытое состояние. При этом напряжение на коллекторе входного транзистора составляет около 0,6В. Если только на один из входов подано напряжение низкого уровня, то соответствующий переход база-эмиттер открывается и отбирает базовый ток транзистора VT2. При этом транзистор VT2 запирается и выходное напряжение принимает значение, соответствующее высокому уровню.

     В интегральных схемах ТТЛ транзистор VT2 заменяется, как правило, выходным каскадом, который имеет больший выходной ток, или, иначе говоря, обеспечивает более высокий запас помехоустойчивости для логического нуля. Такая схема приведена на рисунке 2.2.2.

     Если  транзистор VT2 закрыт, то потенциал его эмиттера равен нулю и транзистор VT3 так же закрыт. Через эмиттерный повторитель VT4 на схемы подается высокий уровень напряжения. Благодаря эмиттерному повторителю выход схемы в единичном состоянии так же является низкоомным и обладает высокой нагрузочной способностью.

     Если  транзистор VT2 открыт, падение напряжения на нем мало. При этом базовый ток транзистора VT3 достигает такой  величины, что он остается в состоянии насыщения даже при больших значениях выходного тока. Выходное напряжение составляет в этом случае около 0,1В.

     

 

     Рисунок 2.2.2. Элемент и-не типа ТТЛ. 
 

     Потенциалы  баз транзисторов VT3 и VT4 лежат в интервале 0,6-0,7В. Чтобы предотвратить открытие транзистора VT4 при нулевом сигнале на выходе включается диод VD. Однако в момент переключения схемы на короткое время открываются оба транзистора. В этом случае потребление тока ограничивается только защитным резистором R4. Такой импульс тока вызывает высокочастотные помехи на шине питания и общей шине. Для устранения этого эффекта используют низкоомные шины питания и конденсаторы для сглаживания питающего напряжения.

 

     2.3 Логические элементы

 
 

      Функциональная  группа ТТЛ включает все типы элементов, реализующих основные логические функции: НЕ, И, И-НЕ, ИЛИ, ИЛИ-НЕ, И-ИЛИ-НЕ и другие. Все основные элементы группы выполнены с двухтактным выходом. Для реализации монтажных функций И некоторые типы ИС имеют открытый коллекторный выход. Логические элементы с повышенной нагрузочной способностью используются в разветвленных и межплатных соединениях. Также имеются логические элементы с повышенной помехоустойчивостью.

      В курсовой работе использованы микросхемы типа ЛИ1, ЛИ5, ЛА2, ЛА18, выполняющие логическую функцию mИ — НЕ и mИ, где m — число входов. Условное обозначения и цоколевка микросхем представлена на рисунке 2.3.1. А также микросхемы типа ЛЛ2 выполняющие логическую функцию mИЛИ, где m – число входов. Условное обозначение и цоколевка микросхемы представлена на рисунке 2.3.2.

      Чтобы рассмотреть схемотехнику таких  элементов ТТЛ, составим таблицу 1 функций элементов И, И-НЕ, ИЛИ. Основные параметры логических элементов представлены в таблице 2. 

       
 

     Рисунок 2.3.1. Условное обозначение и цоколевка микросхем ЛИ1, ЛИ5, ЛА18, ЛА2.

 

     

       

     Рисунок 2.3.2. Условное обозначение и цоколевка микросхем типа ЛЛ2. 
 

     Таблица 1. Таблица истинности элементов  И, И-НЕ, ИЛИ. 

Элемент И Элемент И-НЕ Элемент ИЛИ
Вход Выход Вход Выход Вход Выход
А В А В А В
0 0 0 0 0 1 0 0 0
0 1 0 0 1 1 0 1 1
1 0 0 1 0 1 1 0 1
1 1 1 1 1 0 1 1 1
 
 

     Таблица 2. Основные параметры логических элементов. 

Тип микросхемы Uвых0,

В

Uвых1,

В

Iвх0,

мА

Iвх1,

мА

Iпот0,

мА

Iпот1,

мА

tзд.р1,0,

нс

tзд.р0,1,

нс

К155ЛИ1 0,4 2,4 -1,6 0,04 33 21 19 27
К155ЛИ5 0,4 2,4 -1,6 0,04 65 11 80 120
К155ЛА18 0,4 2,4 -1,6 0,04 68 11 25 25
К155ЛА2 0,4 2,4 -1,6 0,04 6 2 15 22
К155ЛЛ2 0,4 2,4 -1,6 0,04 68 11 25 25

 

     2.4 Триггеры

 
 

      Триггером называется устройство, имеющих два  устойчивых состояния и способное под действием входного сигнала скачком переходить из одного устойчивого состояния в другое. Триггер – это простейший цифровой автомат с памятью и способностью хранить один бит информации.

Информация о работе Устройство сложения двух чисел со знаком